电子工程专辑
UBM China

三星14nm LPE FinFET晶体管揭密

上网日期: 2016年03月12日 ?? 作者: Kevin Gibb ?? 我来评论 字号:放大 | 缩小 分享到:sina weibo tencent weibo tencent weibo


打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮

1.扫描左侧二维码
2.点击右上角的分享按钮
3.选择分享给朋友

关键字:三星14nm? LPE?

编按:本文作者Kevin Gibb为TechInsights产品线经理

三星(Samsung)即将量产用于其Exynos 8 SoC的14纳米(nm) Low Power Plus (LPP)工艺,这项消息持续引发一些产业媒体的关注。三星第二代14nm LPP工艺为目前用于其Exynos 7 SoC与苹果(Apple) A9 SoC的第一代14nm Low Power Early (LPE)工艺提供了进一步的更新。

业界目前共有三座代工厂有能力制造这种鳍式场效晶体管(FinFET):英特尔(Intel)、三星和台积电(TSMC)。TechInsights曾经在 去年五月剖析用于Exynos 7420 SoC的三星14nm LPE工艺,当时在讨论这项用于制造晶体管的工艺技术时仍有所限制。而今,在几乎过了一年后,大家已经开始讨论三星的升级版14nm LPP FinFET工艺了。

然而,预计要到今年春季末取得三星的Exynos 8890 SoC或高通(Qualcomm)的Snapdragon 820 SoC样本后,才可能完全掌握这项工艺技术的细节。不过,我们可以进一步揭密用于Exynos 7420 SoC的更多14 nm LPE工艺技术细节,同时也有助于预期下一代LPP工艺的新进展。

我们从观察典型三星14 nm LPE FinFET晶体管的SEM侧视图开始(图1)。晶体管通道如同硅鳍片(Si Fin)般地形成,而非由图片的左下角向右上方生长。这些鳍片被埋在电介质下方而无法直接看到,因此,我们以箭号指示其方向。金属闸就位于正交方向,覆盖在整个鳍片的两侧与顶部。在闸电极的任一侧可看到较大的源极与汲极(S/D)触点。

图1:三星14 nm LPE FinFET晶体管的侧视SEM图《电子工程专辑》
图1:三星14 nm LPE FinFET晶体管的侧视SEM图
Source:TechInsights

也许从另一张三星FinFET晶体管的平面图(图2)中能更清楚的看到闸极与鳍片的布局。四片硅鳍以垂直的方向排列在水平方向的金属闸极正下方。这两种晶体管结构周围都围绕着一个阱触环,用于隔离其与芯片上的其他电路部份。

该鳍片间距约有49nm,必须采用双重图案工艺来制造。在此提供了两种选择:英特尔所使用的‘双微影蚀刻’(LELE),或是‘自对准双微影图案法’(SADP)。我们认为三星采用了LELE工艺为鳍片制图,但最后还需要额外使用光罩与微影工艺,才能中断晶体管的两端。

图2:三星14nm FinFET晶体管的平面图《电子工程专辑》
图2:三星14nm FinFET晶体管的平面图
Source:TechInsights

图3是Exynos 7420所使用的典型NMOS晶体管之TEM横截面图,而且我们还注意到闸极长度经测量约有30nm,这跟所宣称的14 nm工艺节点差距颇多,而在表1中所整理的英特尔和台积电的情况也是一样的。稍后我们将进一步讨论这个问题。

晶体管闸极使用替代性闸极工艺制造,包括沈积牺牲层(通常为多晶硅)、图案化与蚀刻,形成大约30个较宽的条形(stripe)区域。这些条形区域可定义出晶体管闸极长度。

图3:三星Exynos 7420的NMOS晶体管横截面图《电子工程专辑》
图3:三星Exynos 7420的NMOS晶体管横截面图
Source:TechInsights

本文下一页:进一步揭秘晶体管,新一代LPP工艺会有什么变化?


1???2?下一页?最后一页





我来评论 - 三星14nm LPE FinFET晶体管揭密
评论:
*? 您还能输入[0]字
分享到: 新浪微博 qq空间
验证码:
????????????????
?

关注电子工程专辑微信
扫描以下二维码或添加微信号“eet-china”

访问电子工程专辑手机网站
随时把握电子产业动态,请扫描以下二维码

?

5G网络在提供1Gbps至10Gbps吞吐量方面具有很好的前途, 并且功耗要求比今天的网络和手机都要低,同时还能为关键应用提供严格的延时性能。本期封面故事将会与您分享5G的关键技术发展,以及在4G网络上有怎样的进步。

?
?
有问题请反馈
推荐到论坛,赢取4积分X