电子工程专辑
UBM China

欧盟为5G打造III-V族CMOS技术

上网日期: 2016年03月08日 ?? 作者: R. Colin Johnson ?? 我来评论 字号:放大 | 缩小 分享到:sina weibo tencent weibo tencent weibo


打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮

1.扫描左侧二维码
2.点击右上角的分享按钮
3.选择分享给朋友

关键字:5G? III-V族? CMOS技术?

欧盟(E.U.)最近启动一项为期三年的“为下一代高性能CMOS SoC技术整合III-V族纳米半导体”(INSIGHT)研发计划,这项研发经费高达470万美元的计划重点是在标准的互补金属氧化物半导体(CMOS)上整合III-V族晶体管通道。其最终目的则在于符合未来的5G规格要求,以及瞄准带宽更广、影像分辨率更高的雷达系统。

除 了IBM (瑞士),该计划将由德国弗劳恩霍夫应用固态物理研究所Fraunhofer IAF、法国LETI、瑞典隆德大学(Lund University)、英国格拉斯哥大学(University of Glasgow)以及爱尔兰丁铎尔国家研究所(Tyndall National Institute)等组织连手进行。

采用IBM模板辅助选择性外延(TASE)技术制造的单晶结构图——硅晶部份是绿色,III-V族半导体以红色表示《电子工程专辑》
采用IBM模板辅助选择性外延(TASE)技术制造的单晶结构图——硅晶部份是绿色,III-V族半导体以红色表示
Source:IBM

以IBM与隆德大学为主导的这项计划可分为两个阶段,IBM专注于传统平面晶体管原型与III-V族信道,而隆德大学则将深入研究垂直III-V族晶体管通道的可用性。

“首先,合作伙伴们将先共同确定水平或垂直晶体管原型是否最具有远景,”IBM的科学家Lukas Czornomaz介绍,“接着,我们将连手在三年计划届满以前推出一款射频(RF)测试电路,例如功率放大器(PA)。”

IBM 有信心其平面方法将可发挥效用,因为该公司已经在一份去年发表的研究报告(该报告主题为IBM Scientists Present III-V Epitaxy and Integration to Go Below 14nm)中证实了这一途径在14nm及其后的可行性。

IBM 的工艺途径是透过其所谓的“模板辅助选择性外延”(TASE)技术。研究人员在硅基板上得以兼容前闸极(gate-first) CMOS的理想III-V族晶体管信道所在位置生长氧化物铜丝。接着再用III-V材料涂布纳米线,使其仅在1纳米级或埃级的区域接触基板。最后,研究人 员从III-V涂布纳米线内部移去氧化层,因而使III-V族纳米管晶体管信道准确地位于正确位置。

(a)采用IBM技术整合于硅晶上的III-V族半导体横截面图。由堆栈断层组成的晶种区(b,c)存在较多缺陷,而远离晶种区域可观察到完美晶格结构——未与硅晶匹配的部份仅8%,呈现完全松弛的III-V结构(d,e)《电子工程专辑》
(a)采用IBM技术整合于硅晶上的III-V族半导体横截面图。由堆栈断层组成的晶种区(b,c)存在较多缺陷,而远离晶种区域可观察到完美晶格结构——未与硅晶匹配的部份仅8%,呈现完全松弛的III-V结构(d,e)
Source:IBM

IBM预期,毫米波(mmWave)的RF性能功耗水平比目前更低得多,不仅可用于促进5G进展,同时还可用于认知计算机、下一代物联网(IoT)以及基于云端的支持平台。

INSIGHT 计划的既定目标在于使CMOS扩展到超越7nm节点以后,从而开启一个以超高性能SoC服务为基础的全新应用范围。除了IBM与隆德大学,包括 Fraunhofer、LETI、格拉斯哥大学与丁铎尔国家研究所等其他合作伙伴也分别为这项计划贡献在III-V族CMOS方面的专业知识与技术。

编译:Susan Hong

本文授权编译自EE Times,版权所有,谢绝转载

《电子工程专辑》
关注最前沿的电子设计资讯,请关注“电子工程专辑微信公众号”。







我来评论 - 欧盟为5G打造III-V族CMOS技术
评论:
*? 您还能输入[0]字
分享到: 新浪微博 qq空间
验证码:
????????????????
?

关注电子工程专辑微信
扫描以下二维码或添加微信号“eet-china”

访问电子工程专辑手机网站
随时把握电子产业动态,请扫描以下二维码

?

5G网络在提供1Gbps至10Gbps吞吐量方面具有很好的前途, 并且功耗要求比今天的网络和手机都要低,同时还能为关键应用提供严格的延时性能。本期封面故事将会与您分享5G的关键技术发展,以及在4G网络上有怎样的进步。

?
?
有问题请反馈
推荐到论坛,赢取4积分X