电子工程专辑
UBM China

为IoT大系统设计注入创新IP

上网日期: 2015年12月28日 ?? 作者: 邵乐峰 ?? 我来评论 字号:放大 | 缩小 分享到:sina weibo tencent weibo tencent weibo


打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮

1.扫描左侧二维码
2.点击右上角的分享按钮
3.选择分享给朋友

关键字:系统设计? IoT? IP?

2013年3月,Cadence宣布以3亿8千万美元现金收购Tensilica公司,其创始人Chris Rowen博士也同时加入,成为Cadence IP事业部首席技术官。他在日前接受《电子工程专辑》独家专访时表示,结合了新的算法、通信方式、智能和安全特性的SoC设计,在IoT时代仍然有着鲜活的生命力,推动着半导体产业不断前行。

Cadence IP事业部首席技术官Chris Rowen博士《电子工程专辑》
Cadence IP事业部首席技术官Chris Rowen博士

重塑半导体产业的动力

从上世纪60年代的大型计算机开始,历经小型计算机、个人电脑、桌面互联网、移动互联网和当前的IoT时代之后,终端设备在计算能力变得越来越强悍的同时,正开始具备先进的互联性和智能性,且种类繁多,Rowen博士将其称之为“Things that Think”时代。

以人与智能音频设备的语音交互为例,当你说“Hello audio”时,正在待机的设备被唤起注意;当你提出更复杂的指令,例如“Turn up volume”,“what is Madonna’s biggest hit”时,智能音频设备就会根据不同的指令类型,选择不同的应用程序或是去访问云端。

“这是一种典型的具备分布式数据和计算能力的自动识别技术应用。”Rowen指出,IoT的分布式服务能力是基于联网节点的感知、分享和控制能力所建立起来的,这些节点主要以超低成本、超低功耗并且数量极其庞大的传感器构成,其中图像传感器为最多,其次是音频传感器、运动传感器和环境传感器,集成多传感器和处理器的单芯片将会成为主流趋势。未来,边缘节点诸如可穿戴设备、医疗设备、智能家居设备、工业设备等将主要负责传感功能,手机、平板、PC、网关等负责汇聚功能,最后由数据中心进行分析。

然而,越来越多的设备可以联网,也就意味着越来越多的数据需要传输,而不同类型的数据接入所消耗的能量是不同的。因此,通过将所需消耗的能量分层,并重点发展环境能量采集和低功耗技术,将会为芯片厂商带来新的机遇。

可配置处理器IP强在哪里?

Tensilica公司开发的可配置处理器IP一直广泛运用于音频、图像处理、通信、无线、网络设施等领域。传统意义上,CPU就像系统管理员,运行高级的处理程序。在视觉、图像、音频、声音、无线通信和I/O等特定应用中,DSP通常扮演着CPU“减负引擎”的角色,减轻其实时处理的工作负担,以便CPU能够以更高的性能、更低的功耗运作。

“有些电子产品永远是需要DSP的,例如汽车运用中的实时高速数据处理。”但Rowen认为,很多设计师要想在数据层中使用处理器,就会面临四大障碍:数据吞吐量、加入硬件设计流程、处理速度和定制挑战。而Tensilica IP的最大特点是具有一定的更改灵活性,使其在今天算法日趋高度专业化的前提下,克服了采用专用逻辑价格贵、难更新的瓶颈。此外,其开发的一些特殊指令,提高了需采用多个通用指令的效率。

另一个典型案例来自嵌入式视觉。由于很多应用处理器的配置无法在移动手持终端、平板电脑、DTV、汽车、视频游戏和计算机视觉应用中处理复杂的图像/视频信号处理功能,Cadence在今年10月专门面向移动装置、汽车高级驾驶员辅助系统(包含行人侦测、交通标志识别、车道追踪、自适应讯号控制以及事故避免)和物联网(IoT)视觉系统应用,推出了新一代视觉/成像DSP内核Tensilica Vision P5。

P5包括一个显著扩大并优化的指令集架构(ISA),支持要求高像素和高帧率的复杂视觉处理程序,可用来卸载主CPU的视觉和成像功能,从而提升数据处理能力并降低功耗。用户因此可在立体声和3D成像、深度图处理、机器人视觉、可增强图像和视频、脸部侦测与认证、增强现实、目标追踪、目标回避及先进的降噪等方面获益。

向大系统前进

4年前,Cadence IP业务非常小。而现在,它已经成长为全球最大的DSP IP内核授权商、处理器领域整体出货量排名第二的IP授权商,公司全部营收的12%来自于该部门,IP业务季度同比增长率达到25%。处理器IP(尤其是DSP)、设计IP(包括高速SerDes与DDR)、验证IP,是Cadence IP业务当前聚焦的三大方向。

SoC通常使用许多不同种类的嵌入式存储器,客户需要高质量,包括低功耗,高带宽的接口。另一方面,内存行业标准不断演变,为了保持与业界需求同步,SoC企业必须做出重大投资,这使得IC设计企业面临来自设计方法学与可制造性两个方面的挑战。换句话说,单就技术层面来看,如何及时获得可使用的IP以及确保芯片设计一次性成功,将是设计公司面临的最大难关。

“随着芯片设计与制造工艺的结合越来越紧密,客户更愿意购买成熟的IP进行整合,而不是重新进行原始IP创建,以降低风险并实现差异化设计,这包括模拟、RF、存储和数字IP以及验证IP。”

由EDA工具向系统设计实现(System Design Enablement)转变,是Cadence总裁兼CEO陈立武为公司未来发展制定的主要策略。按照这一要求,Cadence必须具备支持完整系统设计所需要的技术组合,包括软硬件验证、IP、PCB设计、系统分析、软件应用与开发等,并与ARM、代工厂和芯片设计企业构成良性生态系统。

因此,尽管主要负责IP业务,但Rowen还是特别提到了Cadence今年推出的两款EDA工具:Genus和Innovus,认为其在提升数字化设计效率方面功不可没。Genus具备优异的可扩充性,能平行处理大量的功能模块,可在多重核心与机器之间执行时序驱动型分散式合成作业,合成流程中所有主要步骤均能有效运用多部机器与各机器中的多重CPU核心;而Innovus设计实现系统由大规模的并行架构所驱动,在先进的16/14/10nm FinFET工艺制程和其他成熟的制程节点上通常能提升10%-20%的功耗、性能和面积指标,可实现最高达10倍的全流程提速和容量增益。

本文为《电子工程专辑》原创,版权所有,转载请注明出处并附链接

  

《电子工程专辑》
关注最前沿的电子设计资讯,请关注“电子工程专辑微信公众号”。







我来评论 - 为IoT大系统设计注入创新IP
评论:
*? 您还能输入[0]字
分享到: 新浪微博 qq空间
验证码:
????????????????
?

关注电子工程专辑微信
扫描以下二维码或添加微信号“eet-china”

访问电子工程专辑手机网站
随时把握电子产业动态,请扫描以下二维码

?

5G网络在提供1Gbps至10Gbps吞吐量方面具有很好的前途, 并且功耗要求比今天的网络和手机都要低,同时还能为关键应用提供严格的延时性能。本期封面故事将会与您分享5G的关键技术发展,以及在4G网络上有怎样的进步。

?
?
有问题请反馈
推荐到论坛,赢取4积分X