电子工程专辑
UBM China

集成化原型验证支持16亿个ASIC门设计

上网日期: 2015年10月22日 ?? 作者: 邵乐峰 ?? 我来评论 字号:放大 | 缩小 分享到:sina weibo tencent weibo tencent weibo


打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮

1.扫描左侧二维码
2.点击右上角的分享按钮
3.选择分享给朋友

关键字:FPGA? 原型系统? HAPS-80? ProtoCompiler?

为了加速软件开发、硬件/软件集成和系统验证的进程,新思科技(Synopsys)日前宣布推出全新基于FPGA的原型系统HAPS-80。该系统提供了高达100MHz的多FPGA性能,以及全新的专用高速时分复用(HSTDM)技术。HAPS-80采用Xilinx最新的Virtex UltraScale VU440 FPGA器件,每颗FPGA可容纳2600万个ASIC门,结合ProtoCompiler设计自动化和调试软件,可支持高达16亿个ASIC门的设计。

与非集成化方案相比,ProtoCompiler软件内置HAPS系统架构的知识,实现了自动分区,使得首款原型的平均时间缩短为不到2周,而后续的编译迭代则可在几小时内完成。利用HAPS-80的全新HSTDM功能,ProtoCompiler自动选择引脚时分复用最优组合方案,可与待测设计最佳地匹配。

HAPS-80对于单FPGA设计性能可高达300MHz;在不使用引脚时分复用的情况下,多FPGA设计性能可高达100MHz;在使用全新专有高速引脚时分复用的情况下,多FPGA设计性能可超过30MHz。HAPS-80系统性能的提升,使得操作系统不到一分钟便可启动到命令提示符,让设计人员能够探测和初始化硬件设备,如CPU、定时器和通用异步接收发送器(UART)等。HAPS-80也支持真实世界I/O全速运行。

与上一代产品相比,ProtoCompiler自动化从RTL到FPGA镜像的时序驱动流程,提供最高的原型性能和最快的迭代时间。ProtoCompiler以最优的多FPGA分区、最低的引脚时分复用比、优化的综合和引导式布局布线创建原型。这些特性使设计人员能够方便地利用HAPS-80的全部容量范围,高达16亿ASIC逻辑门。ProtoCompiler从IP到SoC的层次化流程,将RTL、设计原型约束、预定义的调试可观测点和逻辑综合指示封装在一起,以消除在SoC中重复这些任务的需求,将集成时间缩短了数周。

通过第四代深度追踪调试技术(HAPS DTD4),HAPS-80系统提供了出色的调试可见度和自动化技术,通过它可在运行时从每个FPGA捕获超过1000个调试信号位。HAPS-80系统内置了调试数据采集、存储器和专用路由,且它们由ProtoCompiler自动插入以确保最小的干预,总是对用户可用。与Synopsys的Verdi调试软件结合,HAPS DTD4可帮助设计人员以仿真器般的经验在原始RTL源文件的语境中,快速地辨识复杂的设计行为,使调试时间缩短多达50%。此外,HAPS和ProtoCompiler结合Verification Continuum的Unified Compile技术,使得在Synopsys VCS仿真、ZeBu模拟和HAPS原型之间移植更容易,从而可为设计和验证节省数月时间。

通用多源总线(UMRBus)的主机连接能力支持混合原型验证、全球可访问和大型原型群等使用模式。UMRBus在HAPS-80系统和Synopsys基于Virtualizer的虚拟原型之间无缝连接,为早期软件开发和硬件/软件集成创造了一种集成化的混合原型验证环境。此外,HAPS-80可向下兼容HAPS-70,让设计人员可复用现有的系统和硬件配件。对原生以太网连接的支持,使HAPS-80系统通过标准以太网连接便可实现系统的全球可访问。HAPS-80解决方案支持多设计模式,在企业配置中,可跨HAPS系统同时执行多个设计,为多项目用途提供最高的原型利用率及更高的投资回报率。







我来评论 - 集成化原型验证支持16亿个ASIC门设计
评论:
*? 您还能输入[0]字
分享到: 新浪微博 qq空间
验证码:
????????????????
?

关注电子工程专辑微信
扫描以下二维码或添加微信号“eet-china”

访问电子工程专辑手机网站
随时把握电子产业动态,请扫描以下二维码

?

5G网络在提供1Gbps至10Gbps吞吐量方面具有很好的前途, 并且功耗要求比今天的网络和手机都要低,同时还能为关键应用提供严格的延时性能。本期封面故事将会与您分享5G的关键技术发展,以及在4G网络上有怎样的进步。

?
?
有问题请反馈
推荐到论坛,赢取4积分X