电子工程专辑
UBM China

拆解揭密首款高带宽内存内部架构(下)

上网日期: 2015年09月07日 ?? 作者: Kevin Gibb,TechInsights产品经理 ?? 我来评论 字号:放大 | 缩小 分享到:sina weibo tencent weibo tencent weibo


打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮

1.扫描左侧二维码
2.点击右上角的分享按钮
3.选择分享给朋友

关键字:高带宽内存? HBM? DDR4?

韩国内存芯片制造商海力士(SK Hynix)在2014年初发布其高带宽内存(HBM)产品,并宣称是全球首款采用2Gb、20nm节点制造的8Gb DDR4 SDRAM模块。最近,该公司在历经将近一年的时间后,总算让这款HBM模块出现在下游产品中——AMD Radeon 390X Fury显卡。

AMD 近日推出其Radeon R9 Fury X系列图形处理器(GPU),配备了海力士的4GB高带宽HBM。在TechInsights的实验室中刚好就有几款这样的Fury X显卡,其GPU如图1所示。在该模块正中央看到的是GPU芯片,四周围绕着4个海力士HBM内存模块。该GPU与HBM模块采用覆晶封装连接至联电 (UMC)制造的中介层,再连接至层迭的基板。中间这一大块GPU的尺寸为23mm x 27mm,据信是采用了台积电(TSMC)的28nm高介电金属闸极(HKMG)工艺制造。之前《电子工程专辑》发表过分析HBM文章的上部,分析了该款显卡对HBM的应用,请点击这里查看《拆解揭密海力士高带宽内存封装》

该HBM利用硅穿孔(TSV)技 术与中介层,实现比GDDR5 DRAM更高的带宽、更佳电源效率以及更小的表面积。利用TSV方式连接DRAM芯片与基础逻辑芯片,这对DRAM来说还是相当新的技术。三星 (Samsung)的20nm DDR4虽然也利用TSV连接4个堆栈DRAM芯片,但它并不是宽I/O(Wide I/O)组件,也不包含基础逻辑芯片。海力士的HBM拥有1,024位宽的总线,可实现128GB/s的性能,并足以显示它是Wide I/O。该组件利用基础逻辑芯片作为接口,连接4个DRAM芯片堆栈以及一个支持HBM模块与AMD GPU的中介层。该HBM可视为3D封装,而两旁中介层上间隔布局的GPU与HBM模块则形成2.5D封装。

图1:采用海力士HBM内存的AMD Fiji GPU《电子工程专辑》
图1:采用海力士HBM内存的AMD Fiji GPU
Source:TechInsights

图 2是海力士HBM模块的扫描式电子显微镜(SEM)横截面,显示其中的4个SRAM芯片、基础逻辑芯片、AMD中介层以及层迭基板。底部三个DRAM芯片已经被削薄了,而顶部的DRAM芯片仍相当厚。顶部的DRAM芯片较厚应该是刻意设计的特点,可能用于为HBM模块增加机械刚度。而微凸块结构则将芯片连接在一起,并连至中介层。

图2:海力士HBM内存《电子工程专辑》
图2:海力士HBM内存
Source:TechInsights

TSV 用于连接堆栈的DRAM芯片,如图3和图4中段钻孔(via middle)工艺用于形成TSV,而晶圆在前段(FEOL)工艺中制造出晶体管、触点以及金属前电介质。反应性离子蚀刻可能用于制造TSV开口,这些过孔都是微小的圆锥形,靠近主动电路的过孔顶部比底部稍宽大些。

图3:堆栈的DRAM芯片与TSV技术《电子工程专辑》
图3:堆栈的DRAM芯片与TSV技术
Source:TechInsights

本文下一页:早期利用Bosch TSV蚀刻,现在已经取得了更好的蚀刻配方


1???2???3?下一页?最后一页





我来评论 - 拆解揭密首款高带宽内存内部架构(下)
评论:
*? 您还能输入[0]字
分享到: 新浪微博 qq空间
验证码:
????????????????
?

关注电子工程专辑微信
扫描以下二维码或添加微信号“eet-china”

访问电子工程专辑手机网站
随时把握电子产业动态,请扫描以下二维码

?

5G网络在提供1Gbps至10Gbps吞吐量方面具有很好的前途, 并且功耗要求比今天的网络和手机都要低,同时还能为关键应用提供严格的延时性能。本期封面故事将会与您分享5G的关键技术发展,以及在4G网络上有怎样的进步。

网友推荐相关文章
?
?
有问题请反馈
推荐到论坛,赢取4积分X