电子工程专辑
UBM China

Cadence帮助Realtek瑞昱成功缩减数字电视SoC面积

上网日期: 2014年02月14日 ?? 我来评论 字号:放大 | 缩小 分享到:sina weibo tencent weibo tencent weibo


打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮

1.扫描左侧二维码
2.点击右上角的分享按钮
3.选择分享给朋友

关键字:Cadence? 数字电视SoC? EDI数字设计实现系统?

全球电子设计创新领先企业Cadence设计系统公司宣布,瑞昱半导体(Realtek Semiconductor Corp.) 成功运用Cadence Encounter RTL Compiler的physical aware RTL合成缩减数字电视SoC面积,并具体实现在高度整合的多媒体SoC – Imagination PowerVR SGX544MP2的40nm设计上。

RTLCompiler独特physical aware的全面映射技术实现资料路径最佳化,能够缩小Imagination设计的关键元件。瑞昱半导体驾驭先进合成技术,更妥善地结构和映射逻辑到更小的网表(netlist),并在量产运用EDI数字设计实现系统(Encounter Digital Implementation System)成功地收敛时序而获得佳绩。

瑞昱半导体发言人陈进兴副总表示:“由于切换至RTL Compiler让我们能够实现缩减GPU设计的占用面积,而达成更快速的流程。我们不断努力提高我们产品的价值, 同时在给定的表现范围内达到任何面积或功耗的缩减, 能够提供给我们的客户具竞争价格下更高效率的产品, 就是脱颖而出的重要关键。”

同时,瑞昱半导体在这个复杂的40nm GPU上首次采用Cadence的EDI数字设计实现系统,用于模块级(block-level)的收敛。通过运用EDI的层次化设计方法(hierarchical flow)实现速度更快的GPU,并提高了SoC设计投片(tapeout)的可预期性。







我来评论 - Cadence帮助Realtek瑞昱成功缩减数字电视SoC面积
评论:
*? 您还能输入[0]字
分享到: 新浪微博 qq空间
验证码:
????????????????
?

关注电子工程专辑微信
扫描以下二维码或添加微信号“eet-china”

访问电子工程专辑手机网站
随时把握电子产业动态,请扫描以下二维码

?

5G网络在提供1Gbps至10Gbps吞吐量方面具有很好的前途, 并且功耗要求比今天的网络和手机都要低,同时还能为关键应用提供严格的延时性能。本期封面故事将会与您分享5G的关键技术发展,以及在4G网络上有怎样的进步。

?
?
有问题请反馈
推荐到论坛,赢取4积分X