电子工程专辑
UBM China

SoC电源管理中调节器面临的命运

上网日期: 2013年11月07日 ?? 作者: Ron Wilson ?? 我来评论 字号:放大 | 缩小 分享到:sina weibo tencent weibo tencent weibo


打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮

1.扫描左侧二维码
2.点击右上角的分享按钮
3.选择分享给朋友

关键字:SoC设计? SoC供电? FinFET工艺? 调节器?

越来越复杂的SoC在一个管芯中集成很多系统组件 ,这在总体上简化了系统设计人员的工作。但是这些芯片也导致电源供电子系统越来越复杂。以前从供电连接器到IC连接Vcc的布线是非常简单的任务,而现在却成为与系统中其他部分一样复杂的有源网络设计。

SoC的供电要求越来越高,使得这种设计也越来越复杂。好在设计人员可以选择在电路板级来处理这些任务,SoC开发人员希望将电源网络组件置入到芯片中以期有所帮助。但是最终,电源设计人员仍然要做出一些很难的决定。在决定之前,他们要进行一些模拟电路仿真工作。

不断增长的需求

集成是有成本的。 SoC设计人员在其图纸上画出各种电路,这类电路都有自己的电压、噪声、排序和瞬变响应要求。移植到尺寸更小的电路上不但能够实现集成,而且还降低了供电电压。这一发展趋势也同时增大了峰值工作电流、缩小了噪声余量,使得动态电源管理越来越复杂。

复杂度的提高最明显的结果就是SoC使用的外部电源数量迅速增加 ( 图1 ) 。例如,一片高端FPGA会有15条外部驱动的电源轨。它们都连到哪里?

SoC电源管理中调节器面临的命运 (电子工程专辑)
图1. 一片现代SoC需要很多不同的供电线路,每条线路都有自己的稳压和调理要求。

答案之一是不同的电压需求。在FinFET工艺出现之前 , 内核逻辑供电电压一直在大幅度降低 , 但在1V附近却停滞不前。而其他类电路在这方面远远落在了后面。按照工业标准, I/O单元只能使用特定的供电电压。SRAM单元需要的电压要比逻辑级稍高一些,以保证可靠的全速工作,待机时的电压要低很多。高精度模拟电路希望有较高的电压以降低抖动,提高噪声余量。这些各种各样的需求导致供电线路数量的急剧增长。

但是 , 电压数量还不是唯一的问题。某些SoC电路——特别是低噪声放大器锁相环(PLL) ,以及物理接口等都有非常严格的供电噪声限值。即使电压相同,这些需求也导致电路无法共享同一条噪声源供电线路,例如,数字逻辑或者大电流I/O单元等。因此,需要增加低噪声电源。

非常有意思的是,增加供电线路的另一需求是来自电源管理。数字设计人员越来越多的采用了动态低功耗技术——例如,精细粒度时钟选通、随时供电选通和电压调整等,使用这类技术的电路对其供电线路瞬变响应的要求特别高。负载在微秒甚至更小的量级上变化。为能够响应来自SoC的命令,电压应不断变化。这些负载实际上可以采用不同的恒定电压源或者噪声敏感电压源。

排序也需要单独的供电线路(图2) 。在很多SoC中,对上电顺序有要求——在某些情况下,对关电顺序也有要求。这种时序要求使得电路提供不同的供电线路,不然可以共享一个电源。

SoC电源管理中调节器面临的命运 (电子工程专辑)
图2. 正如这一FPGA所示,复杂的SoC上众多的电源线,通常都有严格的上电排序要求。

下一页: