电子工程专辑
UBM China

赛灵思20nm ASIC级可编程架构投片,直面头号系统性能挑战

上网日期: 2013年07月22日 ?? 作者: 邵乐峰 ?? 我来评论 字号:放大 | 缩小 分享到:sina weibo tencent weibo tencent weibo


打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮

1.扫描左侧二维码
2.点击右上角的分享按钮
3.选择分享给朋友

关键字:20nm ASIC Level? UltraScale? Vivado?

Xilinx日前宣布在20nm工艺节点再次推出两大行业第一:投片半导体行业,也是可编程逻辑器件(PLD)行业首款20nm All Programmable器件;发布第一个ASIC级可编程架构UltraScale。“我们制定了业界最激进的20nm投产计划。”赛灵思公司(Xilinx)全球高级副总裁汤立人(Vincent Tong)说,“我相信,当客户结合采用台积电技术和UltraScale架构,并通过Vivado设计套件进行协同优化后,其产品将比竞争对手提前一年实现1.5至2倍的系统级性能和可编程集成。”

此次推出ASIC级可编程架构的大背景在于,随着需要极高数据速率的400G OTN、LTE/LTE-A、4K2K和8K视频处理、以及数字阵列雷达等新生代系统的不断涌现,时钟歪斜、大量总线布置以及系统功耗管理方面的挑战将会达到令人生畏的程度。“一旦以数Gbps速度传输的串行数据流进入芯片,就必须扇出(Fan Out),以便与片上资源的数据流、路由和处理能力相匹配。”汤立人说。因此,实现上述要求的必要条件并非仅是改善单个器件性能,或增加模块数量这么简单,而是要从根本上提高通信、时钟、关键路径以及互联性能,以满足这些高性能应用对海量数据流和智能数据包、DSP或图像处理等的要求。

(电子工程专辑)

此次赛灵思将精力重点放在了解和满足新一代应用对于海量数据流、多Gb智能包处理、多Tb吞吐量以及低时延方面的要求。最新开发的UltraScale架构能从20nm平面FET结构扩展至16nm鳍式FET晶体管技术甚至更高的技术,同时还能从单芯片扩展到3D IC。据称,它不仅能解决系统总吞吐量扩展和时延方面的局限性,还能直接应对先进工艺节点上的头号系统性能瓶颈—互联问题。

源于其中包含众多ASIC要素,赛灵思将UltraScale称为ASIC级可编程架构。例如,针对海量数据流而优化的宽总线支持多兆位(multi-terabit)吞吐量;多区域类似ASIC的时钟、电源管理和下一代安全性;高度优化的关键路径和内置的高速存储器串联,消除DSP和包处理的瓶颈;二代3D IC系统集成芯片间带宽的步进功能;高I/O和存储器带宽,提供动态时延缩短和3D IC宽存储器优化接口;Vivado工具消除布线拥堵和协同优化,器件利用率超过90%等。

第2页:缓解数据拥塞问题 为UltraScale架构引入类似高速公路设计中的快速通道理念

第3页:2014年 与台积电推出第二代UltraScale All Programmable器件芯片


1???2???3?下一页?最后一页





我来评论 - 赛灵思20nm ASIC级可编程架构投片,直面头号系统性能挑战
评论:
*? 您还能输入[0]字
分享到: 新浪微博 qq空间
验证码:
????????????????
?

关注电子工程专辑微信
扫描以下二维码或添加微信号“eet-china”

访问电子工程专辑手机网站
随时把握电子产业动态,请扫描以下二维码

?

5G网络在提供1Gbps至10Gbps吞吐量方面具有很好的前途, 并且功耗要求比今天的网络和手机都要低,同时还能为关键应用提供严格的延时性能。本期封面故事将会与您分享5G的关键技术发展,以及在4G网络上有怎样的进步。

?
?
有问题请反馈
推荐到论坛,赢取4积分X