电子工程专辑
UBM China

Xilinx提供Vivado设计套件最新2013.1版本

上网日期: 2013年04月11日 ?? 我来评论 字号:放大 | 缩小 分享到:sina weibo tencent weibo tencent weibo


打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮

1.扫描左侧二维码
2.点击右上角的分享按钮
3.选择分享给朋友

关键字:Xilinx? Vivado设计套件? FPGA?

All Programmable技术和器件的全球领先企业赛灵思公司(Xilinx, Inc.)日前宣布,其业界首款可编程SoC级增强型Vivado设计套件的最新版本在生产力方面进行了两大改进。Vivado设计套件2013.1版本新增了一款以IP为中心的设计环境,用以加速系统集成;而其提供的一套完整数据库,则可加速C/C++系统级设计和高层次综合(HLS)。

加速IP创建与集成

为了加速在All Programmable FPGA器件中创建高度集成的、复杂的设计,赛灵思推出了Vivado IP Integrator(IPI)早期试用版本。Vivado IPI可加速RTL、赛灵思IP核、第三方IP核以及C/C++综合的IP核的集成。Vivado IPI采用ARM AXI互联和IP封装的IP-XACT元数据等业界标准,能提供智能、结构组装正确并与赛灵思All Programmable解决方案协同优化的设计方案。IP Integrator建立在Vivado设计套件的基础之上,是一款具有器件和平台意识的互动性、图形化和可编写脚本的环境,能支持具有IP意识的自动化AXI互联、单击IP子系统生成、实时DRC、接口变更传播以及强大的调试功能。针对Zynq-7000 All Programmable SoC设计,嵌入式设计团队现在能够更快速地识别、重用并集成软/硬件IP,满足双核ARM处理系统和高性能FPGA架构的要求。

Atomic Rules 公司CTO Shep Siegel指出:“Vivado帮助我们大幅提升了可重配置计算平台与应用的开发生产力。同时,Vivado IPI和7系列器件的完美结合,也帮助我们加速了开发进程。赛灵思在芯片技术和设计流程方面的创新满足了我们最终客户的各种要求,给我们留下了深刻的印象。”


加速系统级设计的数据库

为了加速C/C++系统级设计和高层次综合(HLS),赛灵思通过支持业界标准的浮点math.h运算和实时视频处理功能,增强了Vivado HLS库。正在评估Vivado HLS的超过350名活跃用户和1000多家客户,现在就可以立即访问嵌入到OpenCV环境中的视频处理功能,实现运行在双核ARM处理系统上的嵌入式视觉。最终解决方案通过硬件加速能将现有的C/C++算法性能提升100倍之多。同时,Vivado HLS相对于RTL设计输入流程而言,可将系统验证和实现速度提高达100倍。针对Zynq-7000 All Programmable SoC设计,设计团队现在能以更快的速度开发双核ARM处理系统的C/C++代码,同时还能自动加速高性能FPGA架构中计算密集型功能的执行。

供货情况

欢迎立即在以下网址下载Vivado设计套件2013.1:www.xilinx.com/cn/download。如欲早期试用IP 集成器并获得最新Vivado设计套件对Zynq-7000 All Programmable SoC的支持,敬请联系您所在地的销售团队。欢迎报名参加培训,或观看在线Vivado设计套件培训,充分发挥基于Vivado设计套件的目标参考设计作用,大幅提升您的生产力。







我来评论 - Xilinx提供Vivado设计套件最新2013.1版本
评论:
*? 您还能输入[0]字
分享到: 新浪微博 qq空间
验证码:
????????????????
?

关注电子工程专辑微信
扫描以下二维码或添加微信号“eet-china”

访问电子工程专辑手机网站
随时把握电子产业动态,请扫描以下二维码

?

5G网络在提供1Gbps至10Gbps吞吐量方面具有很好的前途, 并且功耗要求比今天的网络和手机都要低,同时还能为关键应用提供严格的延时性能。本期封面故事将会与您分享5G的关键技术发展,以及在4G网络上有怎样的进步。

?
?
有问题请反馈
推荐到论坛,赢取4积分X