电子工程专辑
UBM China

芯片设计纠错与验证成本上升,EDA厂商新发布多款增加型工具

上网日期: 2012年05月15日 ?? 作者: 张迎辉 ?? 我来评论 字号:放大 | 缩小 分享到:sina weibo tencent weibo tencent weibo


打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮

1.扫描左侧二维码
2.点击右上角的分享按钮
3.选择分享给朋友

关键字:EDA? 芯片设计纠错? 验证?

作者:张迎辉

在中国做IC设计,可能还有不少公司是芯片设计工程师既做设计,又做纠错(Debug)与验证。有的公司可能情况好一点,设计与验证工程师的比例大概在1:1,但在美国硅谷,从事SoC设计的工程师与验证工程师的分工非常明确。现在通过一颗IC的某个功能,需要通过上十种场景才能完全验证出来是否成功,因此做IC设计工程师与验证测试工程师分工很明确,并且设计工程师与验证工程师的比例已经增加至1:5。

新思科技高级市场总监Rajiv Maheshwary

随着SoC芯片中日益增加的逻辑门、IP和处理器,EDA工具供应商新思科技(Synopsys)为了加速SoC的验证推出了下一代的验证IP(简称VIP)。新思科技高级市场总监Rajiv Maheshwary介绍,“传统的验证IP已经不能够满足高成本的多核、多IP芯片快速上市的开发需求,我们一个客户说,如果他的某一颗SoC上市晚一天,损失最高可达到2.5亿美元。随着半导体进入32纳米以下的工艺制程,芯片流片的成本和风险也在增加,因此我们必须改进验证的方式,推出下一代的验证IP。”

新思科技推出基于全新VIPER架构的Discovery TM系列验证IP,完全采用System Verilog语言编写,并对UVM、VMM和OVM方法学提供原生性支持。Rajiv表示,Synopsys的VIP可适用于一个多样化的协议组合,覆盖了95%的接口标准,包括USB 3.0、ARM AMBA AXI3、 AXI4、ACE、HDMI、MIPI (CSI-2、DSI、HIS等)、40G/100G以太网、PCI Express、SATA、OCP和许多其他应用。

与此同时,另一家EDA厂商SpringSoft也发布了第三代自动化IC设计侦错平台Verdi 3,大幅提高IC设计的验证效率。Spingsoft首席运营官邓强生介绍,公司1996年推出第一代侦错平台Debussy纠错平台,后来在2002年推出第二代自动纠错系统Verdi。由于IC设计越来越强大,纠错(Debug)如何同时兼顾效率和准确率,是很多EDA厂商和IC设计公司都在考虑的问题,事隔十年Spingsoft终于推出了第三代侦错平台。

Spingsoft首席运营官邓强生

“相比上一代的产品,Verdi 3IC设计侦错平台提升了2倍的性能、降低了30%的数据库存储空间、更弹性化的定制环境及更容易整合与提供使用者可以自制工具的Verdi协作应用平台等新功能,提供了更有效率以及可靠的IC设计侦借环境。”邓强生说。

Verdi过去在全球被数以万计的工程师所采用,通过加速对于复杂IC与SoC设计工作的彻底了解,进而自动化处理,缩短了一半以上的侦错时间。在新版产品中,SpringSoft升级了其快速信号数据库(FSDB)、用户在使用Verdi3时可以有更高效率的资料访问速度。同时还采用了更新的用户图形接口、命令、工具栏和快捷键,帮助用户更轻松的使用软件并提升效率。

本文来自《电子工程专辑》2012年5月刊,为本刊作者原创,谢绝转载。







我来评论 - 芯片设计纠错与验证成本上升,EDA厂商新发布多款增加型工具
评论:
*? 您还能输入[0]字
分享到: 新浪微博 qq空间
验证码:
????????????????
?

关注电子工程专辑微信
扫描以下二维码或添加微信号“eet-china”

访问电子工程专辑手机网站
随时把握电子产业动态,请扫描以下二维码

?

5G网络在提供1Gbps至10Gbps吞吐量方面具有很好的前途, 并且功耗要求比今天的网络和手机都要低,同时还能为关键应用提供严格的延时性能。本期封面故事将会与您分享5G的关键技术发展,以及在4G网络上有怎样的进步。

?
?
有问题请反馈
推荐到论坛,赢取4积分X