电子工程专辑
UBM China

FD晶圆方案跨越20nm以下尺寸芯片微缩挑战

上网日期: 2012年04月28日 ?? 我来评论 字号:放大 | 缩小 分享到:sina weibo tencent weibo tencent weibo


打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮

1.扫描左侧二维码
2.点击右上角的分享按钮
3.选择分享给朋友

关键字:FD晶圆? 半导体工艺? 新科技?

随着芯片制造迈向次20nm世代及10x-nm的更微小几何尺寸,眼前横亘的技术挑战很可能导致这个产业的竞争态势发生重大转变。不过,技术的演进并不会只依循单一道路,面对重重挑战时,往往会出现创新的解决方案。如Soitec最近提出的全耗尽型(FD)晶圆方案,便声称在28nm工艺上能比传统块状硅(bulk CMOS)工艺的耗电量减少40%,但性能却可提高40%以上。

Soitec刚刚也宣布,该公司已经能够为28nm到10nm,甚至更小尺寸晶体管的微缩提供一种低风险过渡方案。该公司是在已经出货的完全耗尽型(FD)晶圆中,预先加入了一层埋入式氧化层,能让芯片制造商保留原有的设计,但却能减少数个工艺步骤,因而降低成本──这也是Soitec强调能抵销FD晶圆较高成本的主要原因。

Soitec是凭借着核心的Smart Cut转层技术,来制造均匀的超薄覆盖层,该技术凭借着可在晶圆结构内集成晶体管的特点,能让芯片制造商更快速地量产。这种晶圆在氧化绝缘埋层上有一层高品质的顶层硅──这两层材料都已根据晶体管的几何参数及电绝缘标准进行了最佳化,不仅简化CMOS工艺,并可减少一些生产步骤,开辟新用途并提供降低成本的解决方案。

看来,Soitec所提出的解决方案,似乎能为最近动荡的半导体产业,提供一个迈向次20nm及1x-nm过程中,遭遇挑战时的一个思考方向。

半导体产业最近颇不平静。稍早前,高通(Qualcomm)因台积电28nm产能不足而另寻伙伴,并宣布仅提供一种20nm工艺。这随后引发了英特尔高层Mark Bohr发言指称无晶圆厂代工模式即将崩溃。美国版电子工程专辑资深记者也撰文呼吁,大型无晶圆厂应该考虑合资设立专用晶圆厂的可能性。

事实上,现在要去谈晶圆专工模式是否难以为继,或是Fabless们是否应该集资成立自有晶圆厂,都还太早了。从历史经验来看,在转向每一个新工艺节点时,都会历经一段时间的阵痛期,然后才会趋于稳定。

但这些声音也凸显出一个事实,即面对1x-nm甚至更加微缩的几何尺寸时,所有参与这场竞赛的业者,必须拥有十足的技术实力才能胜出。事实上,整个半导体制造业为了迈向14nm及以下工艺节点,都大力投入各种新技术的研究,以FinFET为例,除了英特尔,台积电也长久投入研发,而且也打算自14nm起从基于块状硅(bulk CMOS)的平面工艺正式转向FinFET。因此,现在要下定论谁赢谁输,都还为之过早。

Soitec企业市场策略部资深副总裁王硕仁指出,芯片制造转向FinFET是必然趋势,所有主流芯片制造商都会去做,但重点是最终胜出的厂商是否仍会坚持使用原有技术?

王硕仁并未透露除了合作伙伴ST和IBM以外,究竟遇有哪些IDM或晶圆代工厂采用或有意愿采用其FD晶圆方案,但表示该公司正积极与所有的芯片制造业者接触中。而且,“我们的3D FD方案预计也能让FinFET比业界预估时程提早一年实现量产,”他表示。

与2D FD方案相同,3D FD方案也能减少至少约4~5个工艺步骤,而且在1x-nm节点还有助于减少patterning数量,他指出。

Soitec已经开始提供针对2D平面和3D FinFET晶体管的FD晶圆产品,目前意法半导体(ST)已开始在新的NovaThor应用处理器采用其平面FD晶圆;而IBM则是为下一代服务器芯片采用其最新的3D方案。

作者:Joy Teng







我来评论 - FD晶圆方案跨越20nm以下尺寸芯片微缩挑战
评论:
*? 您还能输入[0]字
分享到: 新浪微博 qq空间
验证码:
????????????????
?

关注电子工程专辑微信
扫描以下二维码或添加微信号“eet-china”

访问电子工程专辑手机网站
随时把握电子产业动态,请扫描以下二维码

?

5G网络在提供1Gbps至10Gbps吞吐量方面具有很好的前途, 并且功耗要求比今天的网络和手机都要低,同时还能为关键应用提供严格的延时性能。本期封面故事将会与您分享5G的关键技术发展,以及在4G网络上有怎样的进步。

?
?
有问题请反馈
推荐到论坛,赢取4积分X