电子工程专辑
UBM China

ST、IBM SoI技术获突破 努力赶超英特尔3D IC工艺水平

上网日期: 2012年04月20日 ?? 我来评论 字号:放大 | 缩小 分享到:sina weibo tencent weibo tencent weibo


打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮

1.扫描左侧二维码
2.点击右上角的分享按钮
3.选择分享给朋友

关键字:SoI工艺? 3D IC? FD晶体管?

硅晶圆制造商Soitec SA公司声称,芯片制造商现在可以藉由转换到绝缘层上硅(SoI)晶圆,避免掉开发完全耗尽型(fully-depleted, FD)硅晶体管所需的数年研发时间,目前包括意法(STMicroelectronics, ST)、 ST-Ericsson和IBM已经决定开始尝试。

“全耗尽型晶体管沟道正快速成为半导体制造商转移到32nm以下节点的关键,”Solitec全球策略业务发展资深副总裁Steve Longoria说。“IBM打算在14nm节点在其FinFET上使用SoI晶圆,而ST和ST-Ericson则是针对28nm工艺的下一代移动处理器,与我们共同开发2D完全耗尽型晶体管。”

半导体的微缩之路所遭遇的最大挑战之一,便是在32nm节点以下纳米级薄膜晶体管沟道层的掺杂不均匀性。为了解决这个问题,业界开始转向FD晶体管的非掺杂沟道。英特尔已经尽全力使用标准块状硅(bulk silicon)来为其三栅极(tri-gate) FinFET晶体管设计FD非掺杂沟道,因而必须在侧边引入掺杂来隔离沟道,并预防过量漏电流流入基板。

Solitec现可提供两种SoI晶圆,一种是传统平面晶体管,可提供超薄的顶层硅晶层,其厚度差异不超过±5埃,针对FD晶体管沟道,在顶层的一个超薄掩埋氧化层顶预防漏电流进入基板,毋须再使用额外的工艺步骤,这便是英特尔在其块状硅制程中使用的方法。

第二种是针对3D FinFET晶体管的SoI晶圆,如IBM已宣布打算用在14nm节点的3D FinFET晶体管。这种3D SoI晶圆具有用于较高3D鳍(fin)的较厚顶部硅晶层,以及一个较厚的掩埋氧化层,以适应由多金属栅极所产生的更高的场。

ST、IBM SoI技术获突破 努力赶超英特尔3D IC工艺水平(电子工程专辑)

2D平面与3D SoI晶圆的成本大约都比块状硅高出四倍左右,这解释了英特尔为何不愿意在三栅极FinFET工艺中使用SoI。但Solitec声称,FD晶体管将提供更大的开发时间优势,因为当采用侧边掺杂方法来建构FD沟道时,它所需要的工艺步骤要少得多,而这已经足以弥补晶圆的高昂价格。

“与块状硅约120美元成本相比,我们的晶圆成本大约是500美元,”Longoria说,但强调通过工艺简化,其整体成本还可望降低三至十倍不等。

Solitec声称,采用其SoI晶圆来建构FD晶体管可提高40%的性能,或是在以当前性能水平工作时,能大幅削减掩埋氧化层的漏电流,将功耗降低40%。Solitec同时表示,该公司与IBM和ARM共同为SoI晶圆制定了规范,以便将他们的传统平面晶体管转向非掺杂FD沟道,这将可防止密集的源极与漏极电极经由块状硅基板泄漏而产生的短通道效应。

《电子工程专辑》网站版权所有,谢绝转载







我来评论 - ST、IBM SoI技术获突破 努力赶超英特尔3D IC工艺水平
评论:
*? 您还能输入[0]字
分享到: 新浪微博 qq空间
验证码:
????????????????
?

关注电子工程专辑微信
扫描以下二维码或添加微信号“eet-china”

访问电子工程专辑手机网站
随时把握电子产业动态,请扫描以下二维码

?

5G网络在提供1Gbps至10Gbps吞吐量方面具有很好的前途, 并且功耗要求比今天的网络和手机都要低,同时还能为关键应用提供严格的延时性能。本期封面故事将会与您分享5G的关键技术发展,以及在4G网络上有怎样的进步。

?
?
有问题请反馈
推荐到论坛,赢取4积分X