电子工程专辑
UBM China

Tensilica推出处理速度高达100GMAC/s、功耗低于1W的DSP内核

上网日期: 2011年10月01日 ?? 作者: 麦利 ?? 我来评论 字号:放大 | 缩小 分享到:sina weibo tencent weibo tencent weibo


打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮

1.扫描左侧二维码
2.点击右上角的分享按钮
3.选择分享给朋友

关键字:指令集? 浮点? 整数?

作者:麦利

Tensilica公司针对下一代蜂窝应用推出一款新的整数DSP内核——BBE64。当采用28nm工艺制造时,这款DSP内核可以达到100GMAC/s的运算速度,功耗则不到1W。BBE64内核是一种基于目前Xtensa LX4内核的新型指令集架构。

“我们正在尝试搭建世界领先的DSP内核,并且无可争辩将成为迄今速度最快的DSP内核。”Tensilica公司创始人兼首席技术专家Chris Rowen在最近举行的Hot Chips大会上表示。

BBE64联合运用了SIMD(单指令流多数据流)和VLIW(超长指令字)概念,可以帮助设计师将处理器配置为广泛的手机和基站使用。Rowen表示,BBE64内核工作在“数百MHz”的数据速率,能够处理速度为1Gb/s、频谱宽度为100MHz的2x2 MIMO LTE先进信号。

BBE64内核是一种新的设计和指令集架构,位于今年2月份发布的Xtensa LX4层之上。Tensilica公司在2010年初就开始研究这种架构,目前已经向重要客户提供样片和相关设计套件。

Tensilica公司已经完成BBE64编程模型,并在此基础上产生了RTL代码。BBE64内核可以支持多达上百万逻辑门的设计,相比之下LX4实现只需8000门,Rowan指出。

虽然BBE64是单颗内核,但使用了低层模块的许多实例,如加法器、移位器、算术逻辑单元和乘法累加单元等。一些竞争性内核使用更加简单的流水线,但一个芯片上有多个内核实例。

BBE64目前仅限于整数运算。浮点版本“已经完成定义,但还没有完成设计。”Rowan在接受《电子工程专辑》采访时透露。

目前TI公司交付的芯片使用了由8个DSP内核组成的阵列,可以达到320GMAC/s的运算速度和160GFlops的性能。TI使用能够同时处理整数和浮点运算的单个内核。

使用独立的整数和浮点内核将付出额外的裸片面积和功耗,一位TI工程师表示。整数运算缺少浮点计算的精度,并且要求编程人员作出复杂的转换,他表示。

在新兴的蜂窝通信领域,Tensilica公司正在与DSP内核设计公司CEVA开展合作。CEVA在手机基带处理器的DSP内核授权市场的占有率高达90%,Forward Concepts公司负责人Will Strauss透露。他同时指出,CEVA公司去年秋季已经超过高通成为全球最大的蜂窝基带提供商。

The BBE64 includes many parallel instances of low-level blocks.

(电子工程专辑)
图:BBE64包含低层模块的许多并行实例。

本文来自《电子工程专辑》2011年10月刊,拒绝转载。







我来评论 - Tensilica推出处理速度高达100GMAC/s、功耗低于1W的DSP内核
评论:
*? 您还能输入[0]字
分享到: 新浪微博 qq空间
验证码:
????????????????
?

关注电子工程专辑微信
扫描以下二维码或添加微信号“eet-china”

访问电子工程专辑手机网站
随时把握电子产业动态,请扫描以下二维码

?

5G网络在提供1Gbps至10Gbps吞吐量方面具有很好的前途, 并且功耗要求比今天的网络和手机都要低,同时还能为关键应用提供严格的延时性能。本期封面故事将会与您分享5G的关键技术发展,以及在4G网络上有怎样的进步。

?
?
有问题请反馈
推荐到论坛,赢取4积分X