电子工程专辑
UBM China

TPACK联合赛普拉斯为超高速以太网交换和排队管理应用推出参考设计

上网日期: 2010年03月29日 ?? 我来评论 字号:放大 | 缩小 分享到:sina weibo tencent weibo tencent weibo


打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮

1.扫描左侧二维码
2.点击右上角的分享按钮
3.选择分享给朋友

关键字:以太网交换? 流量管理? FPGA?

赛普拉斯与TPACK日前联合宣布,为超高速以太网交换和排队管理应用推出一款参考设计。全新的Springbank参考设计结合了TPACK的TPX4004高容量集成包处理器和流量管理器,以及赛普拉斯的CY7C15632KV18 72Mbit Quad Data Rate II+ (QDR II+)SRAM,从而能提供最快的速度,并且未来升级非常简单。TPACK参考设计还提供对各类FPGA的便捷接口,拥有强大的应用支持。

TPACK的高可靠性40Gbps TPX4004提供真正的城域以太网论坛(MEF)定义的运营商级别的性能。其超级灵活、功能丰富的第二层解决方案具有适应不同系统架构和要求的能力。赛普拉斯的QDRII+是业界首款量产的65nm线宽SRAM。赛普拉斯的SRAM通过一个36bit I/O的QDRII+器件,可以实现业界最快的高达550MHz的时钟速度以及80Gbps的总数据率,而功耗只有90nm SRAM的一半。

TPACK产品线管理副总裁Thomas Rasmussen说:“能够首先推出这款参考设计,显示了我们在用于运营商以太网交换和流量管理的高数据吞吐率外部存储器解决方案领域的技术领导地位。与赛普拉斯这样的SRAM领导者合作,保证了我们产品的最高性能和可靠性。”

赛普拉斯同步存储器和时序产品副总裁David Kranzler说:“TPACK的高性能Springbank参考设计是个非常出色的平台,能够充分展示我们65nm QDRII+ SRAM在网络市场的先进设计中所具有的惊人速度。我们期待在未来的项目上与TPACK就SRAM和我们强大的用于网络的时序解决方案产品线继续合作。”

与其90nm前辈相比,赛普拉斯的65nm QDR和DDR SRAM将输入和输出电容减少了60%。QDRII+ 和 DDRII+器件具有片内终结器(ODT),因为不需要外部中断电阻,所以能改善信号的完整性,降低系统成本并节约板级空间。65nm器件采用了先进设计和技术,使得数据有效窗口拓宽了35%,从而为客户节省了研发时间和成本。欲了解更多相关信息,请访问如下网站:www.cypress.com/go/syncSRAMs

供货情况

The TPACK Springbank reference design is currently available at www.tpack.com.

TPACK Springbank参考设计目前可通过如下网址获取:www.tpack.com。







我来评论 - TPACK联合赛普拉斯为超高速以太网交换和排队管理应用推出参考设计
评论:
*? 您还能输入[0]字
分享到: 新浪微博 qq空间
验证码:
????????????????
?

关注电子工程专辑微信
扫描以下二维码或添加微信号“eet-china”

访问电子工程专辑手机网站
随时把握电子产业动态,请扫描以下二维码

?

5G网络在提供1Gbps至10Gbps吞吐量方面具有很好的前途, 并且功耗要求比今天的网络和手机都要低,同时还能为关键应用提供严格的延时性能。本期封面故事将会与您分享5G的关键技术发展,以及在4G网络上有怎样的进步。

?
?
有问题请反馈
推荐到论坛,赢取4积分X