电子工程专辑
UBM China

TI发布基于DSP的最新多核SoC架构,实现5倍性能提升

上网日期: 2010年03月01日 ?? 我来评论 字号:放大 | 缩小 分享到:sina weibo tencent weibo tencent weibo


打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮

1.扫描左侧二维码
2.点击右上角的分享按钮
3.选择分享给朋友

关键字:DSP? SoC? CPU?

日前,德州仪器(TI)宣布推出一款基于 TI 多核数字信号处理器(DSP)的新型片上系统(SoC)架构,该架构在业界性能最高的CPU中同时集成了定点和浮点功能。TI全新的多内核SoC运行频率高达 1.2GHz,引擎性能高达256 GMACS和128 GFLOPS,与市场中现有的解决方案相比,能够实现5倍的性能提升,从而可为厂商加速无线基站、媒体网关以及视频基础架构设备等基础局端产品的开发提供通用平台。

知名的技术分析公司 BDTI 在其《InsideDSP》通讯中指出:“只要 TI 能成功实现性能方面的预期目标,则必将提升主流 DSP 的性能水平。TI 进一步致力于提供多内核编程开发技术和环境的决定性举措,将使其在易用性方面比其他 DSP 处理器厂商更具优势。”

主要特性与优势:

· 创新型 SoC 架构中的多个高性能 DSP 可实现高达 1.2GHz 的工作频率;

· 每个 DSP 内核均集成定点与浮点处理功能,完美地结合了易用性和无与伦比的信号处理性能;

· 性能稳健的工具套件、专用软件库和平台软件有助于缩短开发周期,提高调试与分析的效率;

· 与其他 SoC 相比,每个内核的 DMA 能力增强 5 倍、存储器容量提高 2 倍,能够确保为客户提供高度稳健的应用性能;

· 丰富的产品系列包括了各种器件,如适用于无线基站的四核器件,以及适用于媒体网关与网络应用的八核器件;

· TI 多核导航器 (Multicore Navigator) 支持内核与存储器存取之间的直接通信,从而解放外设存取,充分释放多核性能;

· 片上交换架构——TeraNet 2 的速度高达每秒 2 兆兆位,可为所有 SoC 组成部分提供高带宽和低时延互连;

· 多核共享存储器控制器可加快片上及外接存储器存取速度;

· 高性能 1 层、2 层与网络协处理器。

TI 通信基础局端业务部总经理 Brian Glinsman 指出:“通信基础局端设备制造商对实现产品差异化以及突破单个产品组合实现创新有着非常具体的要求。毋庸置疑,TI 能通过推出新平台为客户提供可满足其未来多年需求的‘智能化设计方案’。利用这一全新的多内核架构,我们不光简单地提高每个平台上的内核数量,而是通过显著加强 DSP 性能、采用全新系列的协处理器以及更低功耗来提升整体性能,从而不断超越自我,以突破摩尔定律的速度推进发展。”

供货情况

新型的多内核产品系列预计将于 2010 年下半年开始提供样片。







我来评论 - TI发布基于DSP的最新多核SoC架构,实现5倍性能提升
评论:
*? 您还能输入[0]字
分享到: 新浪微博 qq空间
验证码:
????????????????
?

关注电子工程专辑微信
扫描以下二维码或添加微信号“eet-china”

访问电子工程专辑手机网站
随时把握电子产业动态,请扫描以下二维码

?

5G网络在提供1Gbps至10Gbps吞吐量方面具有很好的前途, 并且功耗要求比今天的网络和手机都要低,同时还能为关键应用提供严格的延时性能。本期封面故事将会与您分享5G的关键技术发展,以及在4G网络上有怎样的进步。

?
?
有问题请反馈
推荐到论坛,赢取4积分X