电子工程专辑
UBM China

TSMC的40nm工艺已经达到极限?

上网日期: 2009年07月15日 ?? 我来评论 字号:放大 | 缩小 分享到:sina weibo tencent weibo tencent weibo


打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮

1.扫描左侧二维码
2.点击右上角的分享按钮
3.选择分享给朋友

关键字:TSMC? 40nm? 工艺? 晶圆代工厂?

我们已经听到太多关于TSMC在其40nm工艺上提升良率的难处,在这篇文章里,我从这些消息里进行揣测,并推断出是什么原因阻止晶圆代工厂获得可接受的良率。

最近,关于TSMC在40nm工艺的GPU生产过程中出现的超级低的良率的传言很多,这个传言最初的来源是FBR Capital Markets的Mehdi Hosseini写的一篇报告,而EE Times的编辑Mark LaPedus引用了Hosseini的说法,“我们相信良率低到了20%到30%”。两家图形芯片巨头和其他TSMC的大客户对该情况非常不满意,而TSMC也不得不低声下气的承认了要在40nm提升良率“非常有挑战性”。

根据这篇报告,Hosseini还推测张忠谋(Morris Chang)回归晶圆厂参与日常工作主要是40nm工艺的低良率造成的,但其实并没有人会怀疑蔡力行(Rick Tsai)博士在处理这种情况下的管理能力。这样看来,这样做最有可能的目的是消除市场的恐慌。

正如我的一个同事指出的,这是新的工艺下进行ASIC设计时出现的很自然的现象。虽然北电(Nortel)也出现了这样的事情,但如果你报废了你四分之三的产品,你还怎么做生意呢?看看北电现在的情况吧。当然,我只是开个玩笑,北电的管理层不需要那么多技术问题就能让公司垮掉。

我的问题是:“在一个工艺节点成熟之前,一家无晶圆公司就贸然进入,他能获得什么呢?”另一个消息可靠的同事说是Nvidia的客户逼着Nvidia采用该工艺的,他们认为工艺节点的缩小将有助降低Nvidia的GPU的生产成本,也许今天不行但接下去一定行。当然,这些客户并不理会,如果Nvidia等到TSMC可以提供更高的良率时再进入,这样可以节约多少成本。

这与DigiTimes对Nvidia转移到40nm工艺的报道不谋而合。Nvidia目前转移到40nm的产品是只为OEM做的,他们自己品牌的产品会在迟一些的时候转移过去。

但到现在为止还没有人强调良率提升“挑战”的可能的信息来源。经过同事们的内部投票和外部网络包括LinkedIn的调查,主要的因素可以概括为下面四点:

·e-SiGe 源极/漏极的采用

·low-k互联堆栈的力学稳定性

·粒子控制(Particle control)

·孔栅(Via fences)

粒子控制一直都是一个问题,所以那只是一个假设。我认识的人没有谁能够说清楚内部的信息,所以也就无从得知。类似的,没有人确切知道TSMC是不是首次采用了e-SiGe。

但对TSMC 40nm工艺制造的两款完全不同的芯片的分析显示,在后端制造上还是不一样的。Semiconductor Insights高级工艺分析师Xu Chang已经彻底地分析了Altera Stratix IV和Nvidia GPU两款40nm芯片。这两款TSMC制造的40nm产品因为应用的不同有细微的差别。Altera PFGA采用宽松的设计规范,采用更大的门长度和更厚的门氧化物。然而,该裸片体积差不多是GPU的三倍(大概400平方毫米),这增加了消除粒子失效的机会。更小的GPU设计性能更高,但结果是必须承受低良率的可能性。

Altera对于他们的Stratix FPGA的良率很满意,所以你可以假设这相比Nvidia的产品要好得多。除了更大的PFGA裸片,良率还取决于Altera采用的不同的互联方式。两款器件都采用了TSMC 40nm平台引入的low-k(ELK)介质,然而,Altera产品的互联堆栈的整体布线采用了无掺杂氧化物的厚铜金属,物理力量得到了增强。Altera的器件上层有六层采用无掺杂氧化物的互联,而Nvidia只有两层。low-k电介质相对比较弱,该问题在ELK上面会更遭一点。额外增加的稳健的无掺杂氧化物上层有助于弥补FPGA下层的脆弱。

明显的,Altera在工艺开发上与TSMC形成了紧密的合作。这表明了更高级的工艺发布时,需要所有的开发团队——从设计到晶圆厂到封装再到测试——进行更紧密的合作。当然,大部分FPGA的结构都是重复的架构,这让Altera和TSMC的工程师能够合作优化相关的小电路模块。尽管更复杂了,但可编程的逻辑模块让人觉得与大规模的SRAM阵列十分相似。新的处理器的产业标准演示平台已经可以在该处理器问世一年前在“真实的”电路上实现。

在LinkedIn网站上,有一个Semiconductor Insights的工艺分析咨询板块,一位SI的老同事Kevin Gibb评论到,“在这个级别下,英特尔在他们的90nm和65nm节点已经经历过,晶体管在关闭状态的高泄露电流必须得到考虑。因此我考虑的是门级泄露电流,基板的漏极扩散,和通道泄露电流。”

真的,我只是在讲述一些可能性。我并不是说我已经得出结论,但力学稳定性看起来与其他因素一样重要。如果你不同意或是有别的看法,请展开讨论。如果写东西太麻烦了,你可以立即参与我在LinkedIn上的投票。

FPGA行业的经济状况不比GPU差,卖给OEM的FPGA比卖给复杂的PC系统的显卡芯片还要多。尽管因为定价因素Altera可能会失去更多的芯片,但他们的生意比Nvidia做的好。

真正的问题是GlobalFoundries(AMD拆分出的独立晶圆厂)怎样才能得到好处?AMD(ATI产品线)在TSMC的40nm晶圆上获得的结局与Nvidia差不多。因为AMD与GlobalFoundries的紧密关系,和失去晶圆代工先机的危险,TSMC的销售人员也许会给AMD提供更好的出价,或者也许Nvidia也会从GlobalFoundries买晶圆。这是聪明的Nvidia不会排除的方案。

作者Don Scansen,SemiSerious博客的作者,是Semiconductor Insights的技术分析师,他是注册专业工程师并是IEEE的高级会员。







我来评论 - TSMC的40nm工艺已经达到极限?
评论:
*? 您还能输入[0]字
分享到: 新浪微博 qq空间
验证码:
????????????????
?

关注电子工程专辑微信
扫描以下二维码或添加微信号“eet-china”

访问电子工程专辑手机网站
随时把握电子产业动态,请扫描以下二维码

?

5G网络在提供1Gbps至10Gbps吞吐量方面具有很好的前途, 并且功耗要求比今天的网络和手机都要低,同时还能为关键应用提供严格的延时性能。本期封面故事将会与您分享5G的关键技术发展,以及在4G网络上有怎样的进步。

?
?
有问题请反馈
推荐到论坛,赢取4积分X