电子工程专辑
UBM China

FPGA设计去重负,Xilinx ISE新增小改动灵活处理特性

上网日期: 2007年02月02日 ?? 作者: Richard Goering ?? 我来评论 字号:放大 | 缩小 分享到:sina weibo tencent weibo tencent weibo


打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮

1.扫描左侧二维码
2.点击右上角的分享按钮
3.选择分享给朋友

关键字:FPGA? 增量编译? Xilinx ISE?

想要对FPGA设计做些小改动的设计师通常必须对整个设计进行重新编译。为了减轻大型FPGA的负担,Xilinx公司和Synplicity公司合作开发了增量编译技术。Xilinx将发布集成软件环境(ISE)的9.1i版,包含面向增量设计变动的新型SmartCompile特性。据该公司称,SmartCompile改进运行时间高达6倍,但维持逻辑不变。

“如果Synplicity能将变动限制到总体设计的有限区域,然后Xilinx后端的任务就是明确设计的哪些部分改变哪些没有,”Xilinx设计软件部副总裁Bruce Talley表示。“有以往的设计实现做基础,我们知道该做什么。”

工程师使用SmartCompile必须要拥有Synplicity最新版本的Synplify Pro综合工具。ISE 9.1i增添了其它不需要使用Synplify Pro的特性,包括据称比前一版本加快2.5倍的运行时间;对Xilinx Virtex-5 FPGA家族支持的改进;增强用户接口,包括工具命令语言控制器和源代码兼容功能。功率优化特性为Spartan 3系列FPGA提供低10%的动态功率。

Synplicity首席技术官Ken McElvain指出,即使是小改动也回给设计带来重大影响。“我们在流程中的重心是为小设计改动产生在名字和结构上类似的输出,从而Xilinx工具能快速产生输出。”

在Xilinx这边,小改动可用两种方式来处理。一种是使用SmartGuide功能,它查看以前的实现结果,决定改动后可以保留什么。用户还可以用分区锁定所选的布局布线区域,防止优化穿过边界。

SmartCompile的一个特性名为SmartPreview,让用户能暂停并恢复通常的按钮式布局布线过程。用户能保存中间结果来评估设计状态,并利用这些结果来做出改动。

ISE 9.1i可用于Windows、Linux和Solaris平台。起价为2,495美元。






我来评论 - FPGA设计去重负,Xilinx ISE新增小改动灵活处理特性
评论:
*? 您还能输入[0]字
分享到: 新浪微博 qq空间
验证码:
????????????????
?

关注电子工程专辑微信
扫描以下二维码或添加微信号“eet-china”

访问电子工程专辑手机网站
随时把握电子产业动态,请扫描以下二维码

?

5G网络在提供1Gbps至10Gbps吞吐量方面具有很好的前途, 并且功耗要求比今天的网络和手机都要低,同时还能为关键应用提供严格的延时性能。本期封面故事将会与您分享5G的关键技术发展,以及在4G网络上有怎样的进步。

?
?
有问题请反馈
推荐到论坛,赢取4积分X