电子工程专辑
UBM China

智原推出可程序化SerDes IP用于多种接口标准设计

上网日期: 2006年11月22日 ?? 我来评论 字号:放大 | 缩小 分享到:sina weibo tencent weibo tencent weibo


打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮

1.扫描左侧二维码
2.点击右上角的分享按钮
3.选择分享给朋友

关键字:智原? Faraday? SerDes IP? FXUPST001HC0H?

智原科技(Faraday)于日前宣布推出能支持广泛传输标准、涵盖目前所有主流高速传输接口需求的可程序化串行/解串器(SerDes)IP,将使IC设计业者不需要再从实体层开始发展,大幅降低开发难度与缩短芯片设计时间,进一步提升市场竞争力

由于串行化传输已成为新一代信息与通讯产业主流,为能支持各种应用所采用的众多序列接口,智原近日即针对该市场需求,推出可程序化(Programmable)的SerDes IP方案。该SerDes IP能支持广泛的传输标准,支持的数据传输率从每秒1.25Gbps~3.125Gbps,足以涵盖目前所有主流高速传输接口的需求。

此一可程序化SerDes IP平台可广泛应用于信息(计算机外设)、网络通讯和储存等领域。信息领域方面支持Serial ATA与PCI Express;网络通讯(LAN/MAN/WAN/SAN)方面可支持包含Gb E、10Gb E与1/2/10 GFC等;而在芯片间的连结传输以及背板收发器方面则支持XAUI (4x 3.125G)与Rapid I/O标准。

此外,智原推出的SerDes IP(FXUPST001HC0H)可支援联电0.13μm CMOS工艺。IP所需的功能模块均包含于IP Macro本身,一个lane的SerDes设计,仅占12个I/O pad的面积;对外连接的各接脚均提供ESD保护。此外,在可测试功能方面,智原在定义架构的初期,便考虑到未来生产测试与功能测试等需求,使IP用户可大幅降低芯片产品的测试时间与成本,提升市场竞争力。






我来评论 - 智原推出可程序化SerDes IP用于多种接口标准设计
评论:
*? 您还能输入[0]字
分享到: 新浪微博 qq空间
验证码:
????????????????
?

关注电子工程专辑微信
扫描以下二维码或添加微信号“eet-china”

访问电子工程专辑手机网站
随时把握电子产业动态,请扫描以下二维码

?

5G网络在提供1Gbps至10Gbps吞吐量方面具有很好的前途, 并且功耗要求比今天的网络和手机都要低,同时还能为关键应用提供严格的延时性能。本期封面故事将会与您分享5G的关键技术发展,以及在4G网络上有怎样的进步。

?
?
有问题请反馈
推荐到论坛,赢取4积分X