电子工程专辑
UBM China

SiS发布CDFN封装方式有效减小消费电子芯片尺寸

上网日期: 2006年08月08日 ?? 我来评论 字号:放大 | 缩小 分享到:sina weibo tencent weibo tencent weibo


打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮

1.扫描左侧二维码
2.点击右上角的分享按钮
3.选择分享给朋友

关键字:封装? CDFN? TSOP? BGA?

矽统科技(SiS)日前表示,有别于DRAM产业普遍采用的TSOP或BGA封装方式,矽统成功开发出速度与性能并举的CDFN(Chip Scale Dual Fine-pitch No-lead)封装方式,备受客户好评。

目前,个性化、轻巧型电子产品崇尚采用先进的CSP(Chip Scale Package)封装方式,具有减小芯片封装后尺寸的特点,即裸片尺寸等同于封装后尺寸,且封装后的IC尺寸不超过芯片的1.2倍,与裸片相比也不超过其1.4倍。

CDFN封装方式芯片面积与封装面积之间的比值很小,能够极大地缩短数据传输的延迟时间,满足芯片I/O引脚数不断增加的需求。此外,该封装方式也符合欧洲RoHS规范。

CDFN封装适用于引脚数少的IC,如内存模块和便携式电子产品的IC。未来随着信息家电、数字电视、电子书、WLAN/Gigabit以太网、ADSL/手机芯片、蓝牙等新兴产品的发展,矽统研发的CDFN封装方式也将被大量采用。






我来评论 - SiS发布CDFN封装方式有效减小消费电子芯片尺寸
评论:
*? 您还能输入[0]字
分享到: 新浪微博 qq空间
验证码:
????????????????
?

关注电子工程专辑微信
扫描以下二维码或添加微信号“eet-china”

访问电子工程专辑手机网站
随时把握电子产业动态,请扫描以下二维码

?

5G网络在提供1Gbps至10Gbps吞吐量方面具有很好的前途, 并且功耗要求比今天的网络和手机都要低,同时还能为关键应用提供严格的延时性能。本期封面故事将会与您分享5G的关键技术发展,以及在4G网络上有怎样的进步。

?
?
有问题请反馈
推荐到论坛,赢取4积分X