电子工程专辑
UBM China

OVL1.0版标准获批,助力提高HDL设计质量

上网日期: 2005年09月01日 ?? 我来评论 字号:放大 | 缩小 分享到:sina weibo tencent weibo tencent weibo


打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮

1.扫描左侧二维码
2.点击右上角的分享按钮
3.选择分享给朋友

关键字:Open Verification Library? OVL? Verilog? SystemVerilog?

EDA标准组织Accellera董事会日前宣布,已经批准开放式验证库(Open Verification Library, OVL)1.0版标准。此标准也在该组织的OVL Verilog/SystemVerilog Assertion(OVL-VSVA)技术委员会获得一致通过。

据Accellera介绍,由于使用Verilog或者SystemVerilog编写的预定义检查器能够使设计人员能够利用基于断言的验证,OVL标准能够提高硬件描述语言(HDL)设计的质量。使用Verilog和SystemVerilog语言的工具都能够利用这个新验证标准。

验证库中为每种语言包括了21个断言检查器,包括了工程师在寄存器传输级(RTL) 代码功能验证期间的许多公共属性。Accellera总裁Dennis Brophy表示:“我们的OVL标准提供更好的高质量的解决方案,可改善电子设计团队的验证质量,提高验证效率。”







我来评论 - OVL1.0版标准获批,助力提高HDL设计质量
评论:
*? 您还能输入[0]字
分享到: 新浪微博 qq空间
验证码:
????????????????
?

关注电子工程专辑微信
扫描以下二维码或添加微信号“eet-china”

访问电子工程专辑手机网站
随时把握电子产业动态,请扫描以下二维码

?

5G网络在提供1Gbps至10Gbps吞吐量方面具有很好的前途, 并且功耗要求比今天的网络和手机都要低,同时还能为关键应用提供严格的延时性能。本期封面故事将会与您分享5G的关键技术发展,以及在4G网络上有怎样的进步。

网友推荐相关文章
?
?
有问题请反馈
推荐到论坛,赢取4积分X