电子工程专辑
UBM China

软件时序异常校验器问世,可验证错误路径

上网日期: 2005年03月18日 ?? 作者: Richard Goering ?? 我来评论 字号:放大 | 缩小 分享到:sina weibo tencent weibo tencent weibo


打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮

1.扫描左侧二维码
2.点击右上角的分享按钮
3.选择分享给朋友

关键字:PureTime? 时序异常? timing-exception? 自动化形式验证?

Real Intent公司最近在德国举行的欧洲设计自动化与测试(DATE)会议上推出一种软件时序异常校验器(timing-exception prover)——PureTime,能验证错误和多周期路径,据称能帮助设计师大幅节省手工评估的时间。

为了达到时序收敛,设计师通常采用Synopsys的设计约束(SDC)文档来识别错误和多周期路径。这种方式在试图优化路径时比较耗费时间。但最近出现了自动化时序异常生成和验证的趋势。初创公司Fishtail Design Automation提供能生成时序异常的Focus工具,形式验证供应商Averant也公布了能验证时序异常的SolidTC工具。

Real Intent公司创始人兼CEO Prakash Narain指出,设计师通常得手工查看流程,以验证异常是否正确。“这种方法得靠运气,因为时序异常与设计的逻辑行为并不是绝对相关。相关的动态行为极难查出。”

PureTime接受RTL代码和SDC文档,据称能无遗漏的彻查时序异常。该工具基于Real Intent的Verix形式分析引擎,但独立于后者。Narain表示,该工具与众不同的功能有:独特的分层技术能成功分析高达1,000万门的设计,并且能验证RTL和网表级的异常。

PureTime支持VHDL和Verilog。预计2005年第三季度交付使用,起价为一年期许可费10万美元。







我来评论 - 软件时序异常校验器问世,可验证错误路径
评论:
*? 您还能输入[0]字
分享到: 新浪微博 qq空间
验证码:
????????????????
?

关注电子工程专辑微信
扫描以下二维码或添加微信号“eet-china”

访问电子工程专辑手机网站
随时把握电子产业动态,请扫描以下二维码

?

5G网络在提供1Gbps至10Gbps吞吐量方面具有很好的前途, 并且功耗要求比今天的网络和手机都要低,同时还能为关键应用提供严格的延时性能。本期封面故事将会与您分享5G的关键技术发展,以及在4G网络上有怎样的进步。

?
?
有问题请反馈
推荐到论坛,赢取4积分X