电子工程专辑
UBM China

智原的低功耗设计方案可节省80%动态功耗

上网日期: 2005年01月26日 ?? 我来评论 字号:放大 | 缩小 分享到:sina weibo tencent weibo tencent weibo


打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮

1.扫描左侧二维码
2.点击右上角的分享按钮
3.选择分享给朋友

关键字:智原? 低功耗? PowerSlash? 动态功耗?

智原科技日前针对低功耗设计发布了PowerSlash IP与设计平台。该设计平台能够从晶体管级(Transistor level)、IP级、电路级(circuit level)、芯片级(chip level),乃至系统级(system level)出发实施低功耗设计,据称能节省80%以上的动态功耗,以及超过100倍以上的静态功耗。

PowerSlash低功耗设计解决方案不仅包含针对手持式SoC设计所特别开发的低功耗组件,诸如低功耗标准单元库;内存(单端口、双端口、寄存器文件(register file)、ROM);IO (通用IO、专用IO);必要的模拟IP等;也同时提供了从晶体管到系统的完整低功耗设计流程与方案,如低功耗处理技术;系统功耗管理等。

智原的PowerSlash低功耗IP采用联电0.18μm与0.13μm工艺制造,完整的PowerSlash低功耗IP与设计平台整体方案将于2005年第二季度问世。







我来评论 - 智原的低功耗设计方案可节省80%动态功耗
评论:
*? 您还能输入[0]字
分享到: 新浪微博 qq空间
验证码:
????????????????
?

关注电子工程专辑微信
扫描以下二维码或添加微信号“eet-china”

访问电子工程专辑手机网站
随时把握电子产业动态,请扫描以下二维码

?

5G网络在提供1Gbps至10Gbps吞吐量方面具有很好的前途, 并且功耗要求比今天的网络和手机都要低,同时还能为关键应用提供严格的延时性能。本期封面故事将会与您分享5G的关键技术发展,以及在4G网络上有怎样的进步。

?
?
有问题请反馈
推荐到论坛,赢取4积分X