电子工程专辑
UBM China

TI与Xilinx联手发布基于FPGA的解串器参考设计

上网日期: 2004年11月08日 ?? 我来评论 字号:放大 | 缩小 分享到:sina weibo tencent weibo tencent weibo


打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮

1.扫描左侧二维码
2.点击右上角的分享按钮
3.选择分享给朋友

关键字:

日前,德州仪器(TI)与赛灵思公司(Xilinx)联合宣布推出基于FPGA的解串器参考设计,该设计由TI与Xilinx联合开发而成。这款参考设计能够对TI ADS527x模数转换器(ADC)系列的码流进行解串,提供将高速串行LVDS接收机集成到Xilinx Virtex-II系列、Virtex-II Pro及Spartan-3 FPGA等的解决方案。

该解串器参考设计可同时接受多达8个通道,并且能提供自动的通道校正与时钟调整功能。每个ADC输出均可通过单独的LVDS双串行进行串行化与传输。另外,该解串器参考设计还可提供独立的帧时钟与串行数据时钟。Xilinx参考设计能够提供必需的时序,以接受快速输入信号,并将其转换成通用的并行输出总线。

ADC与FPGA上较少的引脚数意味着所需的路由线路更少,电路板成本更低。LVDS接口本身是一种差动电流模式接口,不仅能够提供抗外部噪声能力,而且还能在印刷电路板中实现极低的串扰噪声。

ADS527x系列8通道ADC包括:精度为12位时,速率为40、50、65及70 MSPS的版本;精度为10位时,40、50及65 MSPS的版本。该系列的所有产品均为引脚兼容型,从而在采样速率及精度方面提供便捷的升级路径。

此外,ADS527x系列还能够以10MHz的输入频率提供70.5dB (10位系列产品为60.5dB)的信噪比(SNR)。该系列在速率为65 MSPS时功耗仅为每通道123mW (速率为70 MSPS时的功耗为每通道138mW),据称是所有同类竞争产品中功耗最低的一款。这些器件还可为多通道应用提供高系统密度。







我来评论 - TI与Xilinx联手发布基于FPGA的解串器参考设计
评论:
*? 您还能输入[0]字
分享到: 新浪微博 qq空间
验证码:
????????????????
?

关注电子工程专辑微信
扫描以下二维码或添加微信号“eet-china”

访问电子工程专辑手机网站
随时把握电子产业动态,请扫描以下二维码

?

5G网络在提供1Gbps至10Gbps吞吐量方面具有很好的前途, 并且功耗要求比今天的网络和手机都要低,同时还能为关键应用提供严格的延时性能。本期封面故事将会与您分享5G的关键技术发展,以及在4G网络上有怎样的进步。

?
?
有问题请反馈
推荐到论坛,赢取4积分X