电子工程专辑
UBM China

便携式应用中不同闪存读写功耗问题的比较和器件选择建议

上网日期: 2002年01月26日 ?? 我来评论 字号:放大 | 缩小 分享到:sina weibo tencent weibo tencent weibo


打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮

1.扫描左侧二维码
2.点击右上角的分享按钮
3.选择分享给朋友

关键字:Flash memory? 闪存? energy consumption? 功耗?

所有的闪存芯片在许多技术规格上看起来几乎相同,但这并不意味着它们真正就是相同的。许多设计工程师并没有意识到许多相似闪存芯片的功耗有着极大不同。

设计工程师经常将术语“能量”同“电池寿命”混用。一个成功的设计师他必须更多考虑功耗问题而不是能量问题,这是因为电池所供应的能量是有限的,即使一个电池所供应的能量在电池使用过程中发生大幅变化,这种能量也还是有限的。

这里采用已有的数据清单对几种规格大致相同的闪存器件进行一下有关方面的比较。为公平起见,此次比较选用了简单的4Mb,90ns字节宽的芯片。所有器件的工作电压都在2.7伏到3.6伏之间。分析数据是根据最大额定值的比较得出的。这种方法很简单,要缩小比较范围只需花几分钟即可。

由于读取时间通常是器件的关键选择准则之一,所以在读取时间的选择上,所有器件几乎没有什么差别。此处假设所有器件的工作电压相同。这种情况下,这些器件的唯一不同之处就是读电流消耗。但由于绝大多数器件的读电流相当类似,设计师还能进行什么比较以进行更有效的选择呢?

当今商用的许多种闪存的规格都大致相同,其读功率和读周期也非常相似。除写周期和擦除周期功耗差别相当大外,这些闪存的其它特性几乎相同。

当设计师仅关注功耗时,他们会认为各闪存芯片写周期的差别也相当小,然而一旦考虑到功耗问题,其差别就非常大了。在这次功耗比较中,电压依旧保持恒定。而试验结果表明这些芯片中的最高写周期电流和最低写周期电流分别为55mA和20mA,最大相差不过两倍多,由此看来各芯片功耗间的差别似乎也会与写周期电流的差别大致相当。但是,要注意到,此比较忽略了时间因素,而时间因素在总功耗的计算中是非常关键的因素。

那么写操作会花费多长时间呢?由于不同的闪存芯片会采用不同的方式进行写操作,为公平评价,这里采用重写整个芯片的方式进行比较。结果显示,最慢的芯片大约需花30秒钟重写整个芯片,而最快的芯片只需花费10秒钟左右,最大差别仍然仅为3倍而已,差距并非很大。但是,测试过程中有一个有趣的现象,即在所测试的主流芯片中,写电流最大的芯片其写时间也最长。

当将写操作时间乘以消耗电流和相应的电压时,就会得出这样一个结果,即功耗最高芯片的写功耗为4.9J,而功耗最低芯片的写功耗仅为0.6J。由此可以看出,尽管这些芯片的写电流和写时间的最大差别不过2至3倍,但高、低功耗芯片间的写功耗差别却相当大,超过了8倍,而这些芯片其他方面的差别甚小。图1给出了三个例子。

擦除功耗

每当新数据写入一个扇区时,闪存都必须进行擦除。同写功耗相比,芯片间擦除功耗的差别更大,而其擦除电流和擦除时间的差别要大大小于相应的擦除功耗,这一点同芯片间写电流和写时间的差别类似。

这些芯片中的最高擦除电流为45mA,最低擦除电流为20mA,最大差别仍不过两倍多一点。而擦除时间(为公平起见,这里依然采用擦除整个芯片的方式)在40秒至0.1秒之间,由此可见擦除时间的差别非常大,最大相差400倍。

结果也显示出擦除电流最高的芯片其擦除时间也最长,擦除电流最低的芯片其擦除时间也最短。这意味着功耗最高芯片和功耗最低芯片的擦除功耗分别为5.4J和6mJ,相差竟达900倍。图1c对此给出了说明。

为什么一定要如此费力地通过比较整个芯片的写和整个芯片的擦除来保证测试的公平性呢?这是因为在擦除周期和写周期过程中,还有一个因素需要考虑,这个因素会大大改变写和擦除操作的功耗,它就是扇区大小。

某些闪存采用较小的擦除扇区,最初可能仅仅是为了解决快闪技术本身的某些难题。但不管怎样,在闪存中若不首先进行擦除,字节是一个也无法写入其中的。但擦除不能仅仅只擦除一个字节,而是整个扇区都必须进行擦除。那么小擦除扇区当然比大擦除扇区更为适宜。但这只是采取小擦除扇区的一小部分原因。

当只有一个字节需变更时,包含此字节的整个扇区内容都必须读入某个缓冲区并同新数据字节合并起来。而且在新数据回写之前,原扇区必须擦除(见图2)。这种情形在使用闪存时经常会遇到,不容易解决。通常采用的方法是将数据转移到一个SRAM上,此SRAM在扇区进行擦除时充当一个保留区。但某些系统为减少SRAM所造成的额外成本会采用将数据从最初的扇区转移到另一个扇区的方法来保存数据。一旦原扇区擦除后,数据就会再次转移到原扇区上。不管采用哪种方法进行转移,擦除操作都是一个非常耗能的操作,具体分析如下:

为修改一个字节,整个扇区内容必须转移到缓冲区内。然后原扇区被擦除。最后,数据再从缓冲区中回写到原扇区内。此操作的功耗是扇区大小的函数。绝大多数主流4Mb闪存都采用6?k大小的扇区。某些芯片也采用4k大小的扇区,还有些芯片扇区大小仅为128字节。

扇区为6?k字节的芯片采用外部SRAM为缓冲区进行一字节的修改时,首先要进行6?k的读操作,其次是扇区擦除,最后是6?k的写操作。若采用内部快闪缓冲区,以上操作的次数要加倍,即需进行两次扇区读,两次扇区擦除和两次扇区写。采用4k字节扇区的芯片只需进行4k读操作、扇区擦除和4k写操作。从中很容易看出小扇区是怎样节约能量的。假定擦除和写功耗相同,可以推算出6?k扇区芯片功耗是4k扇区芯片功耗的8倍。采用128字节扇区的芯片的功耗将是6?k扇区芯片功耗的1/512,是4k扇区芯片功耗的1/6?。

以上描述为理想情形,这种情形假设所有芯片的总擦除功耗和总写功耗都是相同的。但实际情况如何呢?

这里有一个有趣的现象,即扇区尺寸最小的芯片其擦除功耗也最低。无需太多细节就可以看出,扇区大小为128字节的芯片的擦除及写整个扇区的总功耗为1.5mJ。扇区大小为4k字节的芯片的擦除及写功耗为5mJ,仅为128字节芯片的3倍。这不足为奇,令人惊讶的是大扇区芯片的功耗。扇区大小为6?k字节的芯片进行一字节修改的功耗几乎为1.3J,大约是128字节扇区芯片的1,000倍,是4k字节扇区芯片的258倍。最耗能芯片进行一字节修改的电池耗能可以支持4k字节扇区芯片进行258次同样的操作,也足以支撑128字节芯片进行1,000次同样的操作。图1c中Y轴采用对数方法以展示4k字节芯片与128字节芯片之间的不同。当Y轴采用线性方法来表示同样的数据时,芯片C和D的扇区修改功耗似乎都是0,其间差别展示不出来。通过以上比较,建议若有小扇区适用于控制器的缓冲RAM时,设计师最好采用小扇区芯片以减少功耗。

了解所用软件

当然,当以这些数字作参考时,必须懂得系统所用软件。这里给出的功耗数字是同程序读取周期成正比的。若仅将闪存用作代码存储并不用于任何数据存储的话,就不用考虑以上所说的功耗问题。如果设计师不采用闪存,那么所有操作都等效于长时间的读操作,而且芯片功耗也大致相同。对于数据表频繁改动的应用来说,选用大电流闪存会导致其功耗高得多。

作者简介:

Jim Handy是Silicon Storage Technology Inc的市场高级主管。在加盟SST之前,在Dataquest工作了10年,从事存储器分析。著有《高速缓冲存储器》一书(由Academy Press出版)。






我来评论 - 便携式应用中不同闪存读写功耗问题的比较和器件选择建议
评论:
*? 您还能输入[0]字
分享到: 新浪微博 qq空间
验证码:
????????????????
?

关注电子工程专辑微信
扫描以下二维码或添加微信号“eet-china”

访问电子工程专辑手机网站
随时把握电子产业动态,请扫描以下二维码

?

5G网络在提供1Gbps至10Gbps吞吐量方面具有很好的前途, 并且功耗要求比今天的网络和手机都要低,同时还能为关键应用提供严格的延时性能。本期封面故事将会与您分享5G的关键技术发展,以及在4G网络上有怎样的进步。

网友推荐相关文章
?
?
有问题请反馈
推荐到论坛,赢取4积分X