电子工程专辑互动社区>自由讨论>可编程逻辑器件应用专区>高清Full HD FIFO DRAM的工作原理介绍
作者 问题:

高清Full HD FIFO DRAM的工作原理介绍

发布时间:2013-9-24 上午10:49

作者: 葉政

等级: 遁门入道

积分: 225分

发帖数: 36次

网站总积分: 225分

经验值: 27.0

查看用户的所有发言

查看用户的个人e空间

需要确认注册邮箱后才能下载,立即确认我的邮箱
回复后可下载附件 关闭
高清Full HD FIFO DRAM的工作原理介绍
Full HD FIFO DRAM(AVERLOGIC AL460),顾名思义就是应用于两个主动组件之间的影像暂储存内存.当Write enable写入智能脚位工作启动时,Read-clock 写入频率输入同步启动时,那影像的数据(video data)就会从低到高位输入.在FIFO内部,内存的Address就会从write pointer (写入指标)到read pointer(读出指标)依序排列.当每个读出指标完成动作后,读出指标就会到下一个内存地址继续工作.若在reset 重置状况下,两者指标(write pointer, read pointer) 就会回到第一个内存地址.
?
联系人: 龚先生(茂晶骏龙有限公司)
电话:86755-8828-5788
邮箱:DragonG@gfei.com.hk
?
???标签: dram video buffer capture hd
引用 回复 鲜花 ( 0) 臭鸡蛋 ( 0) 有新回复时发送邮件通知
上一帖????SoMachine

与?dram,video,buffer,capture,hd?相关的话题
?
快速回复
用户名:?
美国的游客?????? (您将以游客身份发表,请登陆 | 注册 ) ?
标题: * 你还可以输入80
评论: * 你还可以输入10000
分享到: 新浪微博?? qq空间?? qq微博?? 人人网?? 百度搜藏??
验证码: ?*?
维护专业、整洁的论坛环境需要您的参与,请及时举报违规帖子,如果举报属实,我们将给予相应的积分奖励。
谢谢您的热心参与!
返回可编程逻辑器件应用专区 | 返回自由讨论
本论坛仅陈述专家或个人观点,并不代表电子工程专辑网站立场。
返回论坛页首
有问题请反馈