电子工程专辑互动社区>自由讨论>嵌入式系统专区>高速PCB设计------经典篇一(共7篇)
大家在做什么
作者 问题:

高速PCB设计------经典篇一(共7篇)

发布时间:2008-10-30 下午3:16

作者: 只喜欢这里

等级: 武林泰斗

积分: 41261分

发帖数: 91次

网站总积分: 45736分

经验值: 250.0

查看用户的所有发言

查看用户的个人e空间

需要确认注册邮箱后才能下载,立即确认我的邮箱
回复后可下载附件 关闭

高速PCB设计指南之一

第一篇? PCB布线

PCB设计中,布线是完成产品设计的重要步骤,可以说前面的准备工作都是为它而做的, 在整个PCB中,以布线的设计过程限定最高,技巧最细、工作量最大。PCB布线有单面布线、 双面布线及多层布线。布线的方式也有两种:自动布线及交互式布线,在自动布线之前, 可以用交互式预先对要求比较严格的线进行布线,输入端与输出端的边线应避免相邻平行, 以免产生反射干扰。必要时应加地线隔离,两相邻层的布线要互相垂直,平行容易产生寄生耦合。
????
自动布线的布通率,依赖于良好的布局,布线规则可以预先设定, 包括走线的弯曲次数、导通孔的数目、步进的数目等。一般先进行探索式布经线,快速地把短线连通, 然后进行迷宫式布线,先把要布的连线进行全局的布线路径优化,它可以根据需要断开已布的线。 并试着重新再布线,以改进总体效果。
????
对目前高密度的PCB设计已感觉到贯通孔不太适应了, 它浪费了许多宝贵的布线通道,为解决这一矛盾,出现了盲孔和埋孔技术,它不仅完成了导通孔的作用, 还省出许多布线通道使布线过程完成得更加方便,更加流畅,更为完善,PCB 板的设计过程是一个复杂而又简单的过程,要想很好地掌握它,还需广大电子工程设计人员去自已体会, 才能得到其中的真谛。

1 电源、地线的处理
????
既使在整个PCB板中的布线完成得都很好,但由于电源、 地线的考虑不周到而引起的干扰,会使产品的性能下降,有时甚至影响到产品的成功率。所以对电、 地线的布线要认真对待,把电、地线所产生的噪音干扰降到最低限度,以保证产品的质量。
????
对每个从事电子产品设计的工程人员来说都明白地线与电源线之间噪音所产生的原因, 现只对降低式抑制噪音作以表述:
1)、众所周知的是在电源、地线之间加上去耦电容。
2)、尽量加宽电源、地线宽度,最好是地线比电源线宽,它们的关系是:地线>电源线>信号线,通常信号线宽为:0.20.3mm,最经细宽度可达0.050.07mm,电源线为1.22.5 mm
对数字电路的PCB可用宽的地导线组成一个回路, 即构成一个地网来使用(模拟电路的地不能这样使用)
3)、用大面积铜层作地线用,在印制板上把没被用上的地方都与地相连接作为地线用。或是做成多层板,电源,地线各占用一层。


2
数字电路与模拟电路的共地处理
???
?现在有许多PCB不再是单一功能电路(数字或模拟电路),而是由数字电路和模拟电路混合构成的。因此在布线时就需要考虑它们之间互相干扰问题,特别是地线上的噪音干扰。
????
数字电路的频率高,模拟电路的敏感度强,对信号线来说,高频的信号线尽可能远离敏感的模拟电路器件,对地线来说,整人PCB对外界只有一个结点,所以必须在PCB内部进行处理数、模共地的问题,而在板内部数字地和模拟地实际上是分开的它们之间互不相连,只是在PCB与外界连接的接口处(如插头等)。数字地与模拟地有一点短接,请注意,只有一个连接点。也有在PCB上不共地的,这由系统设计来决定。

3 信号线布在电(地)层上
????
在多层印制板布线时,由于在信号线层没有布完的线剩下已经不多,再多加层数就会造成浪费也会给生产增加一定的工作量,成本也相应增加了,为解决这个矛盾,可以考虑在电(地)层上进行布线。首先应考虑用电源层,其次才是地层。因为最好是保留地层的完整性。


4
大面积导体中连接腿的处理
????
在大面积的接地(电)中,常用元器件的腿与其连接,对连接腿的处理需要进行综合的考虑,就电气性能而言,元件腿的焊盘与铜面满接为好,但对元件的焊接装配就存在一些不良隐患如:焊接需要大功率加热器。容易造成虚焊点。所以兼顾电气性能与工艺需要,做成十字花焊盘,称之为热隔离(heat shield)俗称热焊盘(Thermal),这样,可使在焊接时因截面过分散热而产生虚焊点的可能性大大减少。多层板的接电(地)层腿的处理相同。

5
布线中网络系统的作用
????
在许多CAD系统中,布线是依据网络系统决定的。网格过密,通路虽然有所增加,但步进太小,图场的数据量过大,这必然对设备的存贮空间有更高的要求,同时也对象计算机类电子产品的运算速度有极大的影响。而有些通路是无效的,如被元件腿的焊盘占用的或被安装孔、定们孔所占用的等。网格过疏,通路太少对布通率的影响极大。所以要有一个疏密合理的网格系统来支持布线的进行。
????
标准元器件两腿之间的距离为0.1英寸(2.54mm),所以网格系统的基础一般就定为0.1英寸(2.54 mm)或小于0.1英寸的整倍数,如:0.05英寸、0.025英寸、0.02英寸等。

6
设计规则检查(DRC
????
布线设计完成后,需认真检查布线设计是否符合设计者所制定的规则,同时也需确认所制定的规则是否符合印制板生产工艺的需求,一般检查有如下几个方面:

1)、线与线,线与元件焊盘,线与贯通孔,元件焊盘与贯通孔,贯通孔与贯通孔之间的距离是否合理,是否满足生产要求。
2)、电源线和地线的宽度是否合适,电源与地线之间是否紧耦合(低的波阻抗)?在PCB中是否还有能让地线加宽的地方。
3)、对于关键的信号线是否采取了最佳措施,如长度最短,加保护线,输入线及输出线被明显地分开。
4)、模拟电路和数字电路部分,是否有各自独立的地线。
5)后加在PCB中的图形(如图标、注标)是否会造成信号短路。
6)对一些不理想的线形进行修改。
7)、在PCB上是否加有工艺线?阻焊是否符合生产工艺的要求,阻焊尺寸是否合适,字符标志是否压在器件焊盘上,以免影响电装质量。
8)、多层板中的电源地层的外框边缘是否缩小,如电源地层的铜箔露出板外容易造成短路。??

?

第二篇? PCB布局

在设计中,布局是一个重要的环节。布局结果的好坏将直接影响布线的效果,因此可以这样认为,合理的布局是PCB设计成功的第一步。
??
??布局的方式分两种,一种是交互式布局,另一种是自动布局,一般是在自动布局的基础上用交互式布局进行调整,在布局时还可根据走线的情况对门电路进行再分配,将两个门电路进行交换,使其成为便于布线的最佳布局。在布局完成后,还可对设计文件及有关信息进行返回标注于原理图,使得PCB板中的有关信息与原理图相一致,以便在今后的建档、更改设计能同步起来, 同时对模拟的有关信息进行更新,使得能对电路的电气性能及功能进行板级验证。

--
考虑整体美观
一个产品的成功与否,一是要注重内在质量,二是兼顾整体的美观,两者都较完美才能认为该产品是成功的。
在一个PCB板上,元件的布局要求要均衡,疏密有序,不能头重脚轻或一头沉。

--
布局的检查
印制板尺寸是否与加工图纸尺寸相符?能否符合PCB制造工艺要求?有无定位标记?
元件在二维、三维空间上有无冲突?
元件布局是否疏密有序,排列整齐?是否全部布完?
需经常更换的元件能否方便的更换?插件板插入设备是否方便?
热敏元件与发热元件之间是否有适当的距离?
调整可调元件是否方便?
在需要散热的地方,装了散热器没有?空气流是否通畅?
信号流程是否顺畅且互连最短?
插头、插座等与机械设计是否矛盾?
线路的干扰问题是否有所考虑???

?

?第三篇? 高速PCB设计

(一)、电子系统设计所面临的挑战

  随着系统设计复杂性和集成度的大规模提高,电子系统设计师们正在从事100MHZ以上的电路设计,总线的工作频率也已经达到或者超过50MHZ,有的甚至超过100MHZ。目前约50% 的设计的时钟频率超过50MHz,将近20% 的设计主频超过120MHz
  当系统工作在50MHz时,将产生传输线效应和信号的完整性问题;而当系统时钟达到120MHz时,除非使用高速电路设计知识,否则基于传统方法设计的PCB将无法工作。因此,高速电路设计技术已经成为电子系统设计师必须采取的设计手段。只有通过使用高速电路设计师的设计技术,才能实现设计过程的可控性。

(二)、什么是高速电路

  通常认为如果数字逻辑电路的频率达到或者超过45MHZ~50MHZ,而且工作在这个频率之上的电路已经占到了整个电子系统一定的份量(比如说1/3),就称为高速电路。
  实际上,信号边沿的谐波频率比信号本身的频率高,是信号快速变化的上升沿与下降沿(或称信号的跳变)引发了信号传输的非预期结果。因此,通常约定如果线传播延时大于1/2数字信号驱动端的上升时间,则认为此类信号是高速信号并产生传输线效应。
???
信号的传递发生在信号状态改变的瞬间,如上升或下降时间。信号从驱动端到接收端经过一段固定的时间,如果传输时间小于1/2的上升或下降时间,那么来自接收端的反射信号将在信号改变状态之前到达驱动端。反之,反射信号将在信号改变状态之后到达驱动端。如果反射信号很强,叠加的波形就有可能会改变逻辑状态。

(三)、高速信号的确定

  上面我们定义了传输线效应发生的前提条件,但是如何得知线延时是否大于1/2驱动端的信号上升时间? 一般地,信号上升时间的典型值可通过器件手册给出,而信号的传播时间在PCB设计中由实际布线长度决定。下图为信号上升时间和允许的布线长度(延时)的对应关系。 
??? PCB
板上每单位英寸的延时为 0.167ns.。但是,如果过孔多,器件管脚多,网线上设置的约束多,延时将增大。通常高速逻辑器件的信号上升时间大约为0.2ns。如果板上有GaAs芯片,则最大布线长度为7.62mm
???
Tr 为信号上升时间, Tpd 为信号线传播延时。如果Tr≥4Tpd,信号落在安全区域。如果2Tpd≥Tr≥4Tpd,信号落在不确定区域。如果Tr≤2Tpd,信号落在问题区域。对于落在不确定区域及问题区域的信号,应该使用高速布线方法。

(四)、什么是传输线

??? PCB
板上的走线可等效为下图所示的串联和并联的电容、电阻和电感结构。串联电阻的典型值0.25-0.55 ohms/foot,因为绝缘层的缘故,并联电阻阻值通常很高。将寄生电阻、电容和电感加到实际的PCB连线中之后,连线上的最终阻抗称为特征阻抗Zo。线径越宽,距电源/地越近,或隔离层的介电常数越高,特征阻抗就越小。如果传输线和接收端的阻抗不匹配,那么输出的电流信号和信号最终的稳定状态将不同,这就引起信号在接收端产生反射,这个反射信号将传回信号发射端并再次反射回来。随着能量的减弱反射信号的幅度将减小,直到信号的电压和电流达到稳定。这种效应被称为振荡,信号的振荡在信号的上升沿和下降沿经常可以看到。

?

(五)、传输线效应

基于上述定义的传输线模型,归纳起来,传输线会对整个电路设计带来以下效应。
·
反射信号Reflected signals
·
延时和时序错误Delay & Timing errors
·
多次跨越逻辑电平门限错误False Switching
·
过冲与下冲Overshoot/Undershoot
·
串扰Induced Noise (or crosstalk)
·
电磁辐射EMI radiation

5.1
反射信号
  如果一根走线没有被正确终结(终端匹配),那么来自于驱动端的信号脉冲在接收端被反射,从而引发不预期效应,使信号轮廓失真。当失真变形非常显著时可导致多种错误,引起设计失败。同时,失真变形的信号对噪声的敏感性增加了,也会引起设计失败。如果上述情况没有被足够考虑,EMI将显著增加,这就不单单影响自身设计结果,还会造成整个系统的失败。
???
反射信号产生的主要原因:过长的走线;未被匹配终结的传输线,过量电容或电感以及阻抗失配。


5.2
延时和时序错误
  信号延时和时序错误表现为:信号在逻辑电平的高与低门限之间变化时保持一段时间信号不跳变。过多的信号延时可能导致时序错误和器件功能的混乱。
  通常在有多个接收端时会出现问题。电路设计师必须确定最坏情况下的时间延时以确保设计的正确性。信号延时产生的原因:驱动过载,走线过长。??

5.3
多次跨越逻辑电平门限错误
???
信号在跳变的过程中可能多次跨越逻辑电平门限从而导致这一类型的错误。多次跨越逻辑电平门限错误是信号振荡的一种特殊的形式,即信号的振荡发生在逻辑电平门限附近,多次跨越逻辑电平门限会导致逻辑功能紊乱。反射信号产生的原因:过长的走线,未被终结的传输线,过量电容或电感以及阻抗失配。??

5.4
过冲与下冲
??
过冲与下冲来源于走线过长或者信号变化太快两方面的原因。虽然大多数元件接收端有输入保护二极管保护,但有时这些过冲电平会远远超过元件电源电压范围,损坏元器件。

5.5
串扰
  串扰表现为在一根信号线上有信号通过时,在PCB板上与之相邻的信号线上就会感应出相关的信号,我们称之为串扰。
  信号线距离地线越近,线间距越大,产生的串扰信号越小。异步信号和时钟信号更容易产生串扰。因此解串扰的方法是移开发生串扰的信号或屏蔽被严重干扰的信号。
5.6
电磁辐射
  EMI(Electro-Magnetic Interference)即电磁干扰,产生的问题包含过量的电磁辐射及对电磁辐射的敏感性两方面。EMI表现为当数字系统加电运行时,会对周围环境辐射电磁波,从而干扰周围环境中电子设备的正常工作。它产生的主要原因是电路工作频率太高以及布局布线不合理。目前已有进行 EMI仿真的软件工具,但EMI仿真器都很昂贵,仿真参数和边界条件设置又很困难,这将直接影响仿真结果的准确性和实用性。最通常的做法是将控制EMI的各项设计规则应用在设计的每一环节,实现在设计各环节上的规则驱动和控制。

(六)、避免传输线效应的方法
针对上述传输线问题所引入的影响,我们从以下几方面谈谈控制这些影响的方法。

6.1
严格控制关键网线的走线长度
  如果设计中有高速跳变的边沿,就必须考虑到在PCB板上存在传输线效应的问题。现在普遍使用的很高时钟频率的快速集成电路芯片更是存在这样的问题。解决这个问题有一些基本原则:如果采用CMOSTTL电路进行设计,工作频率小于10MHz,布线长度应不大于7英寸。工作频率在50MHz布线长度应不大于1.5英寸。如果工作频率达到或超过75MHz布线长度应在1英寸。对于GaAs芯片最大的布线长度应为0.3英寸。如果超过这个标准,就存在传输线的问题。

6.2
合理规划走线的拓扑结构
  解决传输线效应的另一个方法是选择正确的布线路径和终端拓扑结构。走线的拓扑结构是指一根网线的布线顺序及布线结构。当使用高速逻辑器件时,除非走线分支长度保持很短,否则边沿快速变化的信号将被信号主干走线上的分支走线所扭曲。通常情形下,PCB走线采用两种基本拓扑结构,即菊花链(Daisy Chain)布线和星形(Star)分布。
  对于菊花链布线,布线从驱动端开始,依次到达各接收端。如果使用串联电阻来改变信号特性,串联电阻的位置应该紧靠驱动端。在控制走线的高次谐波干扰方面,菊花链走线效果最好。但这种走线方式布通率最低,不容易100%布通。实际设计中,我们是使菊花链布线中分支长度尽可能短,安全的长度值应该是:Stub Delay <= Trt *0.1.
  例如,高速TTL电路中的分支端长度应小于1.5英寸。这种拓扑结构占用的布线空间较小并可用单一电阻匹配终结。但是这种走线结构使得在不同的信号接收端信号的接收是不同步的。
  星形拓扑结构可以有效的避免时钟信号的不同步问题,但在密度很高的PCB板上手工完成布线十分困难。采用自动布线器是完成星型布线的最好的方法。每条分支上都需要终端电阻。终端电阻的阻值应和连线的特征阻抗相匹配。这可通过手工计算,也可通过CAD工具计算出特征阻抗值和终端匹配电阻值。 

  在上面的两个例子中使用了简单的终端电阻,实际中可选择使用更复杂的匹配终端。第一种选择是RC匹配终端。RC匹配终端可以减少功率消耗,但只能使用于信号工作比较稳定的情况。这种方式最适合于对时钟线信号进行匹配处理。其缺点是RC匹配终端中的电容可能影响信号的形状和传播速度。
  串联电阻匹配终端不会产生额外的功率消耗,但会减慢信号的传输。这种方式用于时间延迟影响不大的总线驱动电路。  串联电阻匹配终端的优势还在于可以减少板上器件的使用数量和连线密度。
  最后一种方式为分离匹配终端,这种方式匹配元件需要放置在接收端附近。其优点是不会拉低信号,并且可以很好的避免噪声。典型的用于TTL输入信号(ACT, HCT, FAST)
  此外,对于终端匹配电阻的封装型式和安装型式也必须考虑。通常SMD表面贴装电阻比通孔元件具有较低的电感,所以SMD设计.

以下还继续为朋友带来更多的

???标签: 设计
只喜欢这里 编辑于 2008-10-30 下午3:19
引用 回复 鲜花 ( 2) 臭鸡蛋 ( 0) 有新回复时发送邮件通知
电子工程专辑闭着眼睛能一插即中的插座
第1楼

回复主题:高速PCB设计------经典篇一(共7篇)

发布时间:2008-11-10 下午10:02

作者: Ken.He

等级: 初入江湖

积分: 186分

发帖数: 6次

网站总积分: 209分

经验值: 0.0

查看用户的所有发言

查看用户的个人e空间

需要确认注册邮箱后才能下载,立即确认我的邮箱
回复后可下载附件 关闭
不错,学习
一个大学生完成电子设计的全过程 值得一读 (下载2665 次) 书上学不到的~某高手谈开关电源设计心得,经典~ (下载2575 次)
运放和比较器的根本区别 (下载2237 次) 焊接工艺(花了很多时间整理,图文并茂) (下载2668 次)
电子电路制作大全[PDF共6本] (下载128266 次) WiFi模块全总结 (下载4313 次)
引用 回复 鲜花 ( 0) 臭鸡蛋 ( 0)
电子工程专辑让移动设备的充电安全性永不为患
第2楼 回复主题:高速PCB设计------经典篇一(共7篇) 发布时间:2008-11-10 下午10:02

作者: Ken.He

等级: 初入江湖

积分: 186分

发帖数: 6次

网站总积分: 209分

经验值: 0.0

查看用户的所有发言

查看用户的个人e空间

需要确认注册邮箱后才能下载,立即确认我的邮箱
回复后可下载附件 关闭
不错,学习
一本很好的通信原理教程 (下载17243 次) 【转】最完整 MTK方案套片datasheet下载全集【1】 (下载12186 次)
[下载]电子设计1000例 (下载66955 次) SI信号完整性知识点-无损耗传输线 (下载3108 次)
【转】NOKIA主流手机的原理图(3)! (下载30423 次) (0分下载系列)《嵌入式系统开发圣经》下载 (下载9253 次)
引用 回复 鲜花 ( 0) 臭鸡蛋 ( 0)
电子工程专辑“戏路”越来越广:无人机追踪石油泄漏
第3楼 回复主题:高速PCB设计------经典篇一(共7篇) 发布时间:2008-11-11 下午10:34

作者: Eric_zhou

等级: 初入江湖

积分: 92分

发帖数: 2次

网站总积分: 94分

经验值: 0.0

查看用户的所有发言

查看用户的个人e空间

需要确认注册邮箱后才能下载,立即确认我的邮箱
回复后可下载附件 关闭
good
Cadence完全学习教程(上) (下载2288 次) 电子设计从零开始完整版电子书(全书374页) (下载2464 次)
【】NOKIA手机主流手机的原理图(4) (下载5629 次) 焊接工艺(花了很多时间整理,图文并茂) (下载2668 次)
PCB设计工程师必须会的基本功(N多经验文章-非常给力) (下载6579 次) 几种恒流电路的设计 (下载5826 次)
引用 回复 鲜花 ( 0) 臭鸡蛋 ( 0)
电子工程专辑用漫画展示的编程语言学习曲线
第4楼 回复主题:高速PCB设计------经典篇一(共7篇) 发布时间:2008-11-11 下午10:34

作者: Eric_zhou

等级: 初入江湖

积分: 92分

发帖数: 2次

网站总积分: 94分

经验值: 0.0

查看用户的所有发言

查看用户的个人e空间

需要确认注册邮箱后才能下载,立即确认我的邮箱
回复后可下载附件 关闭
good
网友推荐
《32位MCU开发全攻略》(上),免费下载中!????《32位MCU开发全攻略》(下),免费下载中!????
技术人才离职原因分析:一个技术管理者的总结????陪美国同事参观金立手机工厂????

引用 回复 鲜花 ( 0) 臭鸡蛋 ( 0)
电子工程专辑与联合创始人闹不和?教您“踢掉”他的招数
第5楼 回复主题:高速PCB设计------经典篇一(共7篇) 发布时间:2008-11-13 上午10:18

作者: 只喜欢这里

等级: 武林泰斗

积分: 41261分

发帖数: 91次

网站总积分: 45736分

经验值: 250.0

查看用户的所有发言

查看用户的个人e空间

需要确认注册邮箱后才能下载,立即确认我的邮箱
回复后可下载附件 关闭
我会和大家共享更多的资料!!
网友推荐
一位工程师的一周生活写照????红米Note拆解:多用国产芯片 内部设计获赞????
8位处理器已死?????拆解谷歌Nexus 6P:内部与5X不像兄弟,看华为...????

引用 回复 鲜花 ( 0) 臭鸡蛋 ( 0)
电子工程专辑与联合创始人闹不和?教您“踢掉”他的招数
第6楼 回复主题:高速PCB设计------经典篇一(共7篇) 发布时间:2008-11-13 下午1:44

作者: 1226554023605

等级: 初入江湖

积分: 102分

发帖数: 1次

网站总积分: 102分

经验值: 0.0

查看用户的所有发言

查看用户的个人e空间

需要确认注册邮箱后才能下载,立即确认我的邮箱
回复后可下载附件 关闭
不错,谢谢!
网友推荐
魅蓝手机2拆解:当一切为了销量时,魅族还是魅族吗?????拆解小米手环:采用超低功耗SOC????
智能手机Flash/DRAM选择、配置与价格大全????魅族MX3发布 内外兼修的国产神机????

引用 回复 鲜花 ( 0) 臭鸡蛋 ( 0)
电子工程专辑特斯拉中国销售业绩不佳,导致高管频频更换
第7楼 回复主题:高速PCB设计------经典篇一(共7篇) 发布时间:2010-4-26 下午4:07

作者: kongrong

等级: 遁门入道

积分: 227分

发帖数: 46次

网站总积分: 227分

经验值: 3.0

查看用户的所有发言

查看用户的个人e空间

需要确认注册邮箱后才能下载,立即确认我的邮箱
回复后可下载附件 关闭
不错
网友推荐
浅谈VHDL/Verilog的可综合性以及对初学者的...????首款智能手表Pebble拆解????
敦泰电容屏芯片FT5X06 IIC参考驱动(1)????CES观感:消费电子产品没有最大只有更大????

引用 回复 鲜花 ( 0) 臭鸡蛋 ( 0)
电子工程专辑“戏路”越来越广:无人机追踪石油泄漏
第8楼 回复主题:高速PCB设计------经典篇一(共7篇) 发布时间:2010-5-5 下午1:28

作者: nmgcwj

等级: 初入江湖

积分: 106分

发帖数: 3次

网站总积分: 107分

经验值: 0.0

查看用户的所有发言

查看用户的个人e空间

需要确认注册邮箱后才能下载,立即确认我的邮箱
回复后可下载附件 关闭
学习 谢谢
网友推荐
C语言数据结构????电子可靠性工作的十大误区(电子展讲义)????
总结技术人员为什么创业失败率高的N个观点????拆解谷歌眼镜:与小米同芯 硬件成本仅150美元????

引用 回复 鲜花 ( 0) 臭鸡蛋 ( 0)
电子工程专辑关于华为与华为手机的八大解析
第9楼 回复主题:高速PCB设计------经典篇一(共7篇) 发布时间:2010-6-4 下午2:24

作者: chliger

等级: 初入江湖

积分: 50分

发帖数: 61次

网站总积分: 68分

经验值: 0.0

查看用户的所有发言

查看用户的个人e空间

需要确认注册邮箱后才能下载,立即确认我的邮箱
回复后可下载附件 关闭
谢谢楼主无私分享
网友推荐
毕业后的五年拉开大家差距的原因在哪里?【转】????拆解Surface Pro:x86架构更胜一筹 物料...????
多核不一定比双核好 图说芯片营销大战????中国IC企业为何少有合并?????

引用 回复 鲜花 ( 0) 臭鸡蛋 ( 0)

与?设计?相关的话题
?
快速回复
用户名:?
美国的游客?????? (您将以游客身份发表,请登陆 | 注册 ) ?
标题: * 你还可以输入80
评论: * 你还可以输入10000
分享到: 新浪微博?? qq空间?? qq微博?? 人人网?? 百度搜藏??
验证码: ?*?
维护专业、整洁的论坛环境需要您的参与,请及时举报违规帖子,如果举报属实,我们将给予相应的积分奖励。
谢谢您的热心参与!
返回嵌入式系统专区 | 返回自由讨论
本论坛仅陈述专家或个人观点,并不代表电子工程专辑网站立场。
返回论坛页首
有问题请反馈